Sou estudante de Bacharelado em Sistemas de Informa莽茫o na UFRPE, e Bacharel em Administra莽茫o pela UPE, formado em julho de 2013. H谩 2 anos, trabalho em projetos de pesquisa relacionados a Internet das Coisas, Sistemas Embarcados, Sensoriamento e Desenvolvimento de Hardware, com apoio do CETENE e UFRPE.
Atualmente, trabalho no desenvolvimento de um processador de arquitetura RISC-V dedicado 脿 reconhecimento de voz. Para isso, estudei linguagens HDL (VHDL, Verilog/SystemVerilog), bem como a ISA RISC-V. Utilizando uma implementa莽茫o RISC-V em VHDL como base, at茅 ent茫o obtive sucesso na tradu莽茫o de m贸dulos Divisor e UART para SystemVerilog, devidamente testados, e estou agora fazendo testes ...
We鈥檝e updated our privacy policy so that we are compliant with changing global privacy regulations and to provide you with insight into the limited ways in which we use your data.
You can read the details below. By accepting, you agree to the updated privacy policy.
