狠狠撸

HYSTERESIS COMPARATORの等価回路モデル
Copyright (C) Marutsuelec 2016 1
1.PWM ICのデバイスモデリング
1.1 Start Up
1.2 UVLO
1.3 OVP
1.4 REFERENCE
1.5 Oscillator
1.6 RSQB Flip Flop
1.7 SRQ Flip Flop
1.8 HYSTERESIS COMPARATOR
1.9 Output Drive
1.10 Delay
1.11 2INPUT COMPARATOR
1.12 2INPUT OR GATE
1.13 3INPUT COMPARATOR
1.14 4INPUT NOR GATE
2016年4月19日
マルツエレック株式会社
http://www.marutsu.co.jp/
PWM ICのデバイスモデリング

2Copyright (C) Marutsuelec 2016
ICのABMモデリング
基本構成ブロックのモデリング
フライバックコンバータのシミュレーション
フライバックコンバータのシミュレーション

3
ICのデバイスモデリング
Copyright (C) Marutsuelec 2016
ICの事例(モータ?ドライバ?IC)：ブロック図+機能スペックから等価回路モデリング

4
ABMのデバイスモデリング
[事例]デジタル素子
AND2_ABM
IN+
IN-
OUT+
OUT-
E1
IF(V(1)>1.08 & V(2)>1.08, {VOH}, {VOL})
EVALUE
R1
10
C1
10p
000
3
1
2
PARAMETERS:
VOL = 0VOH = 2.5
IN+
IN-
OUT+
OUT-
E2
IF(V(1)>1.08, {VOL}, {VOH})
EVALUE
R2
10
C2
10p
000
1 2
PARAMETERS:
VOL = 0VOH = 2.5
V1
TD = {1/FREQ}
TF = 1n
PW = {D/FREQ}
PER = {1/FREQ}
V1 = 0
TR = 1n
V2 = 1.709
0
{tdly /1k}
0
Rdly 2
1k
N3
0
Cdly 2
{tdly /1k}
N1
VOL = 0
U2
AN
N2
U5
INV_ABM
VOH = 1.709
VOL = 0
INV_ABM
端子1 端子2 端子3
H H H
L H L
H L L
L L L
端子1 端子2
H L
L H

5
4INPUT NOR GATE
RSQB Flip Flop
SRQ Flip Flop
2INPUT COMPARATOR
OVP
Oscillator
REFERENCE
Delay
UVLO
Start Up
3INPUT COMPARATOR
2INPUT OR GATE
Output Drive
HYSTERESIS COMPARATOR
Current Mode PWM Control
Low Operating Current Max: 4m[A]
UVLO:12[V]/8[V]
Soft Start Function
Over Voltage Protection 19[V]

IN+
IN-
OUT+
OUT-
E1
if (v (HYSTERESIS_COMPARATOR_INPUT_P)>(V(HYSTERESIS_COMPARATOR_INPUT_M)+0.01),5,0)
EVALUE
IN+
IN-
OUT+
OUT-
E2
if (V(HYSTERESIS_COMPARATOR_OUTPUT)>4,{LV},{HV})
EVALUE
R1
10
R2
100MEGR3
100MEG
C1
10p
IC = 0
HYSTERESIS_COMPARATOR_INPUT_MHYSTERESIS_COMPARATOR_INPUT_P
HYSTERESIS_COMPARATOR_OUTPUT
0
0
00
V1
TD = 0
TF = 10u
PW = 10n
PER = 20.01u
V1 = 0
TR = 10u
V2 = 1.5
0
PARAMETERS:
HV = 1
LV = 0.5
VREF = 5
V
VV
HYSTERESIS COMPARATOR
電圧の上昇時と下降時で異なる特性で行き帰りの違う特性をヒステリ
シスといい、この回路はコンパレータにヒステリシスを付けたものです。
等価回路図

*$
* PART NUMBER: HYSTERESIS COMPARATOR
* COMPONENTS: HYSTERESIS COMPARATOR
* MANUFACTURER: Bee Technologies
* All Rights Reserved Copyright (C) Bee Technologies Inc. 2014
.SUBCKT HYSTERESIS_COMPARATOR HYS_COMP_IN_P HYS_COMP_OUT
E_E1 N02564 0 VALUE {
+ if(v(HYS_COMP_IN_P)>(V(HYS_COMP_IN_M)+0.01),5,0)
+ }
E_E2 HYS_COMP_IN_M 0 VALUE {
+ if(V(HYS_COMP_OUT)>4,{LV},{HV}) }
R_R1 N02564 HYS_COMP_OUT 10
R_R2 0 HYS_COMP_IN_M 100MEG
R_R3 0 HYS_COMP_IN_P 100MEG
C_C1 0 HYS_COMP_OUT 10p IC=0
.PARAM lv=0.5 hv=1 vref=5
.ENDS HYSTERESIS_COMPARATOR
*$
シンボル図
ネットリスト

評価回路図

Input
Output
シミュレーション結果

狠狠撸

HYSTERESIS COMPARATORの等価回路モデル

More Related Content

HYSTERESIS COMPARATORの等価回路モデル