![4
ABMのデバイスモデリング
[事例]デジタル素子
Copyright (C) Marutsuelec 2016
AND2_ABM
IN+
IN-
OUT+
OUT-
E1
IF(V(1)>1.08 & V(2)>1.08, {VOH}, {VOL})
EVALUE
R1
10
C1
10p
000
3
1
2
PARAMETERS:
VOL = 0VOH = 2.5
IN+
IN-
OUT+
OUT-
E2
IF(V(1)>1.08, {VOL}, {VOH})
EVALUE
R2
10
C2
10p
000
1 2
PARAMETERS:
VOL = 0VOH = 2.5
V1
TD = {1/FREQ}
TF = 1n
PW = {D/FREQ}
PER = {1/FREQ}
V1 = 0
TR = 1n
V2 = 1.709
0
{tdly /1k}
0
Rdly 2
1k
N3
0
Cdly 2
{tdly /1k}
N1
VOL = 0
U2
AN
N2
U5
INV_ABM
VOH = 1.709
VOL = 0
INV_ABM
端子1 端子2 端子3
H H H
L H L
H L L
L L L
端子1 端子2
H L
L H](https://image.slidesharecdn.com/ulvo13mar2016-160313045426/85/LTspice-ULVO-4-320.jpg)
![5
1.PWM ICのデバイスモデリング
4INPUT NOR GATE
RSQB Flip Flop
SRQ Flip Flop
2INPUT COMPARATOR
OVP
Oscillator
REFERENCE
Delay
UVLO
Start Up
3INPUT COMPARATOR
2INPUT OR GATE
Output Drive
HYSTERESIS COMPARATOR
Current Mode PWM Control
Low Operating Current Max: 4m[A]
UVLO:12[V]/8[V]
Soft Start Function
Over Voltage Protection 19[V]
Copyright (C) Marutsuelec 2016](https://image.slidesharecdn.com/ulvo13mar2016-160313045426/85/LTspice-ULVO-5-320.jpg)
尝罢蝉辫颈肠别を活用した鲍尝痴翱の等価回路モデルの作成方法
- 1. UVLOの等価回路モデル 2016年3月13日 マルツエレック株式会社 Copyright (C) Marutsuelec 2016 1 1.PWM ICのデバイスモデリング 1.1 Start Up 1.2 UVLO 1.3 OVP 1.4 REFERENCE 1.5 Oscillator 1.6 RSQB Flip Flop 1.7 SRQ Flip Flop 1.8 HYSTERESIS COMPARATOR 1.9 Output Drive 1.10 Delay 1.11 2INPUT COMPARATOR 1.12 2INPUT OR GATE 1.13 3INPUT COMPARATOR 1.14 4INPUT NOR GATE PWM ICのデバイスモデリング
- 2. 2Copyright (C) Marutsuelec 2016 ICのABMモデリング 基本構成ブロックのモデリング フライバックコンバータのシミュレーション フライバックコンバータのシミュレーション
- 3. 3 ICのデバイスモデリング Copyright (C) Marutsuelec 2016 ICの事例(モータ?ドライバ?IC)：ブロック図+機能スペックから等価回路モデリング
- 4. 4 ABMのデバイスモデリング [事例]デジタル素子 Copyright (C) Marutsuelec 2016 AND2_ABM IN+ IN- OUT+ OUT- E1 IF(V(1)>1.08 & V(2)>1.08, {VOH}, {VOL}) EVALUE R1 10 C1 10p 000 3 1 2 PARAMETERS: VOL = 0VOH = 2.5 IN+ IN- OUT+ OUT- E2 IF(V(1)>1.08, {VOL}, {VOH}) EVALUE R2 10 C2 10p 000 1 2 PARAMETERS: VOL = 0VOH = 2.5 V1 TD = {1/FREQ} TF = 1n PW = {D/FREQ} PER = {1/FREQ} V1 = 0 TR = 1n V2 = 1.709 0 {tdly /1k} 0 Rdly 2 1k N3 0 Cdly 2 {tdly /1k} N1 VOL = 0 U2 AN N2 U5 INV_ABM VOH = 1.709 VOL = 0 INV_ABM 端子1 端子2 端子3 H H H L H L H L L L L L 端子1 端子2 H L L H
- 5. 5 1.PWM ICのデバイスモデリング 4INPUT NOR GATE RSQB Flip Flop SRQ Flip Flop 2INPUT COMPARATOR OVP Oscillator REFERENCE Delay UVLO Start Up 3INPUT COMPARATOR 2INPUT OR GATE Output Drive HYSTERESIS COMPARATOR Current Mode PWM Control Low Operating Current Max: 4m[A] UVLO:12[V]/8[V] Soft Start Function Over Voltage Protection 19[V] Copyright (C) Marutsuelec 2016
- 6. V1 TD = 0 TF = 100u PW = 10n PER = 200.01u V1 = 0 TR = 100u V2 = 18 R1 10 R2 100MEG R3 100MEG IN+ IN- OUT+ OUT- E1 if (V(UVLO_IN_P)>(V(UVLO_IN_M)+0.01),{VREF},0) EVALUE IN+ IN- OUT+ OUT- E2 if (V(UVLO_OUT)>4,{LV},{HV}) EVALUE UVLO_IN_P 0 0 0 0 C1 1p IC = 0 UVLO_OUT UVLO_IN_M PARAMETERS: VREF = 5 HV = 12 LV = 8 V V UVLO 6 低電圧ロックアウト。DC-DCコンバーターで、入力電圧が一定以下の場合、 内部回路をスタンバイ状態にして誤動作を防止する機能 1.PWM ICのデバイスモデリング 1.2 UVLO(Under Voltage Lock Out) 等価回路図 Copyright(C) MARUTSU ELEC CO. LTD
- 7. *$ * PART NUMBER: UVLO * COMPONENTS: UVLO * MANUFACTURER: Bee Technologies * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014 .SUBCKT UVLO UVLO_IN_P UVLO_OUT + PARAMS: lv=8 hv=12 vref=5 R_R1 N03608 UVLO_OUT 10 R_R2 0 UVLO_IN_P 100MEG R_R3 0 UVLO_IN_M 100MEG E_E1 N03608 0 VALUE { if(V(UVLO_IN_P)>(V(UVLO_IN_M)+0.01),{VREF},0) } E_E2 UVLO_IN_M 0 VALUE { if(V(UVLO_OUT)>4,{LV},{HV}) } C_C1 0 UVLO_OUT 1p IC=0 .ENDS UVLO *$ 7 シンボル図 ネットリスト 1.PWM ICのデバイスモデリング 1.2 UVLO(Under Voltage Lock Out) Copyright(C) MARUTSU ELEC CO. LTD
- 8. 8 1.PWM ICのデバイスモデリング 1.2 UVLO(Under Voltage Lock Out) 評価回路図 Copyright(C) MARUTSU ELEC CO. LTD
- 9. Input Output 9 1.PWM ICのデバイスモデリング 1.2 UVLO(Under Voltage Lock Out) シミュレーション結果 Copyright(C) MARUTSU ELEC CO. LTD