小型安価な贵笔骋础ボードの绍介と任意波形発生器
?Download as PPTX, PDF?
1 like?940 views
論理回路を自由に作成できる FPGA という装置に焦点を当てます。小型で安価な Tang Nano という FPGA ボードを使って、uchan が作成中の任意波形発生器を題材に、その原理と FPGA での実装を説明しようと思います。FPGA の開発って実際どんな感じなの？と興味のある方に参考になると思います。 論理回路の基本から説明しますので、論理回路って何、という方でも楽しんでいただけると思います。
![任意波形発生器の原理
?カウンタ：
クロックを数え、アドレス
を生成する
?メモリ：
波形データを出力する
?8ビット出力なら0～255
?DAC（D/A変換器）：
波形データ（数値）を電圧
に変換する
?0→0[V]
?n→3.3*n/256[V]
0
2
4
252
254
252
……
6
4
2
……
メモリ
0x00
0x01
0x02
0x7e
0x7f
0x80
0xfd
0xfe
0xff
カウンタ
クロック
DAC](https://image.slidesharecdn.com/fpgatangnano-210920085217/85/FPGA-31-320.jpg)
小型安価な贵笔骋础ボードの绍介と任意波形発生器
- 5. 論理回路とは ?デジタル信号を扱う回路 ?通常、0=0V、1=電源電圧、として扱う ?「組み合わせ回路」と「順序回路」に大別 1（入力） 2（入力） 3（出力） 0 0 0 0 1 0 1 0 0 1 1 1 2入力ANDの真理値表 2入力ANDに「1,0」を入力する回路
- 7. 頭の体操：XORをAND,OR,NOTで作る ?XOR：eXclusive OR ?排他的論理和 ?基本は論理和 ?ただし、入力が両方とも1なら出力は0 ?排他的 ?クイズ：XORを、AND、OR、NOTだけ を使って実現してみよう 1（入力） 2（入力） 3（出力） 0 0 0 0 1 1 1 0 1 1 1 0 XORの真理値表
- 9. 半加算器 ?整数の加算を行う組み合わせ回路 ?2つの整数A、Bを入力すると ?A+Bが出力される回路 ?1ビット半加算器 ?1ビット整数同士を加算 ?出力は2ビット ?加算結果 ?キャリー（繰り上がり信号） ?XORとANDで構成してみよう A 入力 B 入力 X 加算結果 C キャリー 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1ビット半加算器の真理値表 半加算器 入力A 入力B X=A+B C
- 10. クイズの答え ?XORを使うととても簡単！ XOR AND A 入力 B 入力 X 加算結果 C キャリー 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1ビット半加算器の真理値表
- 11. 全加算器 ?複数ビットの加算をしたい ?2桁目以降は、下の桁からの繰り上 がりも加算する必要がある →全加算器 A B C X C’ 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 1ビット全加算器 の真理値表 全加算器 A B X=A+B+C C’ 1 1 0 1 + 0 1 1 1 --------- 1 0 1 0 0 2つの入力0と1の他に 繰り上がり桁をも 足さねばならない C
- 12. 1ビット全加算器の構成 A B C X C’ 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 1ビット全加算器の真理値表
- 15. 順序回路 ?記憶を持つ論理回路 ?基本要素は「フリップフロップ」 ?RS型フリップフロップ ?SET=出力Qを1にする ?RESET=出力Qを0にする ?順序回路の出力を入力に帰還する ことで記憶を実現 SET RST Q 0 0 保持 0 1 0 1 0 1 1 1 禁止 RS型フリップフロップ の真理値表 RS型フリップフロップのタイミングチャート
- 16. D型フリップフロップ ?別名「レジスタ」 ?SRAMを構成する基本単位 ?CPUの記憶を実現する部品 DATA CLK Q 0 0→1 0 1 0→1 1 X 1→0 保持 真理値表
- 19. D型フリップフロップの動作 ?DATA=0、Q=1のとき、CLKを0→1にする 1 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 Q：1→0 1
- 20. D型フリップフロップの動作 ?DATA=1、Q=1のとき、CLKを0→1にする 1 0 1 1 1 0 1 0 1 0 1 0 0 1 0 1 1 1 0 Q：1→1 （変化なし）
- 21. D型フリップフロップのまとめ ?CLKの立ち上がりエッジでDATAを 取り込み、Qから出力 ?それ以外の期間ではQを保持 DATA CLK Q 0 0→1 0 1 0→1 1 X 1→0 保持 真理値表
- 22. T型フリップフロップ ?Tの立ち上がりエッジでQが反転 T Q Q T Q 0 保持 0→1 ~Q 1 保持 真理値表
- 25. FPGAは論理回路を組み替え可能 ?論理回路を組み替える？ ?こんな感じで配線をする？ ?→LUT（ルックアップテーブル）で論理回路を実現する ?LUT=メモリで実現した真理値表 ?真理値表で任意の組み合わせ回路を表せる ?右図はXORを実現するLUT A0 A1 出力 0 0 0 0 1 1 1 0 1 1 1 0
- 27. 配線の組み替え ?FPGAの基本構成要素 =LE（ロジックエレメント） ?LUTとD-FFから構成されてい るらしい ?LE間は、任意方向に信号を伝 えられる「パス?トランジス タ」で構成されているらしい ?左図 https://www.macnica.co.jp/bu siness/semiconductor/articles /intel/133387/ LUT D Q C CLK ロジックエレメント = LUT + FF ロジックエレメント間の配線
- 34. DAC（Digital to analog converter） ?左図はラダー抵抗回路方式のDAC ?256段階で、0～(255/256)×VDDを出せる ?出力のオペアンプは、単なるバッファ ?増幅率1倍=入力と同じ電圧を出力する ?2種類の抵抗器だけで作れる ?コンデンサを使ってないので周波数が高くても 動きそう ?344kHzのsin波は余裕ぽい 0 1 2 3 5 6 4 7 注）実際に制作した回路では9ビットのラダー抵抗回路になっています
- 36. ラダー抵抗DACの動作2 1=0b00000001を入力したときを考える 最終的に OUT=0.01953V = 1/256×VDD 合成抵抗を計算する まずこの点の 電圧を求めたい 1.6667V 1.6667V 0.8334V 0.8334V 0.4169V 次々に 電圧を求める
- 40. LED電流制御回路 ?DAC出力電圧（DAC_OUT）に D1の電流を比例させたい ?オペアンプを用いた電流制御 ?LED_C点の電圧 ????_? = ?????? = 1.0 10.1 ????_??? ?D1の電流 ??1 = ????_? 330 = ????_??? 10.1 × 330 ???1が????_???に比例！ 詳しくは https://elchika.com/article/61fdb513-4e57-4df4-9aa3-07dfc8685c9f/
- 44. カウンタ（アドレス生成） ?CLKの立ち下がりエッジでインクリメントされる カウンタ ?12個のT型フリップフロップ回路から構成される ?T型フリップフロップ：クロックにより出力が反転 内部等価回路 SN54HC4040, SN74HC4040 12-BIT ASYNCHRONOUS BINARY COUNTERS より引用
- 48. 目次 ?論理回路入門 ?組み合わせ回路 ?順序回路 ?FPGAの仕組み ?任意波形発生器 ?原理 ?ラダー抵抗回路 ?LED電流制御回路 ?FPGAを選択した理由 ?おまけ：今回作成した回路の性能測定
- 54. 今回作成した回路の性能 ?DAC_OUTは理論値344kHzまで出せた ?オーディオの実験なら20kHz程度まで出せれば十分な実用性 ?オペアンプの性能がネック ?汎用品だから仕方ない ?高性能（かつ高価）なオペアンプを使うと改善できるだろう ?sin波1周あたり360分割して出力したので理論値は 120MHz / 360 = 333kHz ?もっと細かく分割すれば、滑らかなsin波になる ?1周を6000分割すれば 120MHz / 6000 = 20kHz ?逆に、もっと粗くてよいなら、高速な信号が出せる