![36
EPROM
2716
A0
A1
A2
A3
A4
A5
A6
A7
A9
A10
CE
OE
VPP
D0
D1
D2
D3
D4
D5
D6
D7
OE : (output enable) [0] i畛u khi畛n
cho ph辿p b畛 nh畛 xu畉t d畛 li畛u ra b棚n
ngoi.
CE : (chip enable) [0] i畛u khi畛n cho
ph辿p b畛 nh畛 lm vi畛c.
VPP: [1] n畉p d畛 li畛u, ch動董ng tr狸nh vo
b畛 nh畛
Ch畉 畛 CE OE Data
畛c 0 0 Dout
Ch畛 1 XX High Z
L畉p tr狸nh
EPROM
0 XX Vpp [1]
Din](https://image.slidesharecdn.com/chuong1tongquanvxlvdk-130613052122-phpapp02/85/vxl-vdk-TranThanhPhong-36-320.jpg)
More Related Content
What's hot (20)
Similar to vxl.vdk.TranThanhPhong (20)
More from Long Tran Huy (20)
vxl.vdk.TranThanhPhong
- 1. 1 GI畛I THI畛U T畛NG QUAN VI X畛 L VI I畛U KHI畛N CH働NG 1
- 2. 2 N畛I DUNG VI x畛 l箪 v H畛 th畛ng vi x畛 l箪1 Vi i畛u khi畛n2 n t畉p h畛 th畛ng s畛 h畛c3
- 3. 3 VI X畛 L 畛NG D畛NG VO U ?
- 4. 4 VI X畛 L L G ? S畛 k畉t h畛p c畛a 2 k畛 thu畉t: M叩y t鱈nh k畛 thu畉t s畛 v C叩c m畉ch vi i畛n t畛.
- 5. 5 L畛CH S畛 PHT TRI畛N VI X畛 L L畛ch s畛 ph叩t tri畛n g畉n li畛n v畛i s畛 ph叩t tri畛n c畛a c叩c vi m畉ch i畛n t畛. Giai o畉n 1 (1971 - 1973) 但y l giai o畉n kh畛i 畉u c畛a vi x畛 l箪. C叩c vi x畛 l箪 ny 畛u c坦 畛 di t畛 d畛 li畛u ng畉n, t畛c 畛 lm vi畛c th畉p, t畉p l畛nh 董n gi畉n nh動 4004, 8008. Giai o畉n 2 (1974 - 1977) t畉p l畛nh phong ph炭 h董n v c坦 kh畉 nng ph但n bi畛t 畛a ch畛 b畛 nh畛 v dung l動畛ng 畉n 64 K byte, t畛c 畛 x畛 l箪 tng l棚n vi Mhz. 畉i di畛n cho giai o畉n ny nh動 6800, 6809 c畛a Motorola; 8085, 8080 c畛a Intel v Z80 c畛a Zilog.
- 6. 6 L畛CH S畛 PHT TRI畛N VI X畛 L Giai o畉n 3 (1978 - 1982) c叩c b畛 vi x畛 l箪 giai o畉n ny l c叩c vi x畛 l箪 16 Bit t畛c 畛 lm vi畛c l棚n 畉n 10 Mhz. Giai o畉n 4 (1984 畉n nay) VXL 32 bit 80386/80486 v 64 bit Pentium/ Pentium II / Pentium III c畛a Intel, Core Duo.. VXL 32 bit 68020/ 68030/ 68040/ 68060 c畛a Motorola. 畉c i畛m c畛a VXL trong giai o畉n ny l bus 畛a ch畛 畛u l 32 bit v c坦 kh畉 nng lm vi畛c v畛i b畛 nh畛 畉o.
- 7. 7 H畛 TH畛NG VI X畛 L L G? 仰畛 s畛 d畛ng vi x畛 l箪 c畉n ph畉i thi畉t k畉 h畛 th畛ng g畛m c坦 c叩c thnh ph畉n sau: Vi x畛 l箪 C叩c b畛 nh畛 C叩c IC ngo畉i vi 仰畛 thi畉t k畉 動畛c h畛 th畛ng vi x畛 l箪 c畉n ph畉i bi畉t y棚u c畉u i畛u khi畛n l g狸!
- 8. 8 H畛 TH畛NG VI X畛 L Vi X旦短 Ly湛: th旦誰c hie辰n ch旦担ng tr狸nh va淡 単ieu khie奪n Bo辰 nh担:湛 ch旦湛a ch旦担ng tr狸nh va淡 d旦探 lie辰u. Ngoa誰i vi: du淡ng 単e奪 xua叩t nha辰p d旦探 lie辰u v担湛i be但n ngoa淡i. Ca湛c kho叩i na淡y lie但n ke叩t v担湛i nhau ta誰o tha淡nh mo辰t he辰 tho叩ng vi x旦短 ly湛. Ye但u cau 単ieu khie奪n ca淡ng nhieu th狸 he辰 tho叩ng ca淡ng ph旦湛c ta誰p Du淡 nhu cau 単ieu khie奪n 単担n gia短n th狸 he辰 tho叩ng cu探ng pha短i co湛 単ay 単u短 ca湛c kho叩i tre但n.
- 9. 9 S 畛 KH畛I H畛 TH畛NG VI X畛 L CPU ROM RAM M畉ch giao ti畉p ngo畉i vi (IO) Bus d畛 li畛u (Data Bus) Bus 畛a ch畛 (Address Bus) Bus i畛u khi畛n (Control Bus) Input Output
- 10. 10 Nng L畛c C畛a Vi X畛 L箪 Chi畛u di c畛a t畛 d畛 li畛u c畛a VXL: M畛i vxl lm vi畛c v畛i c叩c t畛 d畛 li畛u c坦 畛 di c畛 畛nh. T畛 d畛 li畛u th動畛ng d湛ng 8 bit 畛ng v畛i 1 byte. 畛 di t畛 d畛 li畛u trong b畛 nh畛 b畉ng 畛 di t畛 d畛 li畛u trong vxl.
- 11. 11 Nng L畛c C畛a Vi X畛 L箪 S畛 l動畛ng 担 nh畛 m VXL c坦 th畛 truy xu畉t: M畛i t畛 d畛 li畛u ch畛a trong 1 担 nh畛 M畛i 担 nh畛 trong b畛 nh畛 c坦 m畛t 畛a ch畛. VXL mu畛n truy xu畉t d畛 li畛u trong 担 nh畛 ph畉i t畉o 畛a ch畛 c畛a 担 nh畛 坦. VXL c坦 th畛 giao ti畉p v畛i b畛 nh畛 c坦 dung l動畛ng cng l畛n th狸 vxl 坦 cng m畉nh. V鱈 D畛: 8 bit c坦 16 動畛ng 畛a ch畛: 216 = 65.536 担 nh畛 16 bit c坦 20 動畛ng 畛a ch畛: 220 = 1.024.000 担 nh畛 32 bit (386) truy xu畉t 4G 担 nh畛.
- 12. 12 Nng L畛c C畛a Vi X畛 L箪 T畛c 畛 lm vi畛c c畛a vi x畛 l箪: T畉n s畛 xung clock quy畉t 畛nh. T畉n s畛 xung clock 動畛c nh s畉n xu畉t qui 畛nh T畛c 畛 cng nhanh kh畉 nng x畛 l箪 l畛nh cng nhanh.
- 13. 13 C畉U TRC C畛A VI X畛 L 仰董n v畛 x畛 l箪 logic s畛 h畛c ALU: Arithmetic Logic Unit: C叩c thanh ghi: Accumulator, PC: Program Counter, SR: Status Register, SP: Stack Pointer, Thanh ghi 畛a ch畛 担 nh畛, Thanh ghi l畛nh (IR: Instruction Register) Kh畛i i畛u khi畛n logic (Control logic) v kh畛i gi畉i m達 l畛nh (Instruction Decoder).
- 14. 14 CC THANH GHI QUAN TR畛NG Thanh ghi l g狸? Thanh ghi: ph畉n quan tr畛ng trong vxl. D湛ng 畛 x畛 l箪 d畛 li畛u, c坦 chi畛u di theo t畛ng ch畛c nng trong vxl. S畛 l動畛ng thanh ghi cng l畛n ng動畛i l畉p tr狸nh cng d畛 dng, t畛c 畛 x畛 l箪 ch動董ng tr狸nh nhanh. M畛i lo畉i vxl c坦 s畛 l動畛ng thanh ghi v ch畛c nng thanh ghi kh叩c nhau.
- 15. 15 THANH GHI D畛CH Thanh ghi c坦 c畉u t畉o g畛m c叩c trigger n畛i ti畉p v畛i nhau Ch畛c nng: 畛 l動u tr畛 t畉m th畛i th担ng tin D畛ch chuy畛n th担ng tin L動u 箪: c畉 thanh ghi v b畛 nh畛 畛u d湛ng 畛 l動u tr畛 th担ng tin, nh動ng thanh ghi c坦 ch畛c nng d畛ch chuy畛n th担ng tin.
- 16. 16 PHN LO畉I THANH GHI D畛CH Vo n畛i ti畉p ra n畛i ti畉p SIPI Vo n畛i ti畉p ra song song SIPO Vo song song ra n畛i ti畉p PISO Vo song song ra song song PIPO 0 1 0 1 0 0 11 0 1 0 1 0 0 11 0 1 0 1 0 0 11 0 1 0 1 0 0 11
- 17. 17 C畉U TRC V NGUYN L LM VI畛C C畛A THANH GHI D畛CH
- 18. 18 THANH GHI A Thanh ghi A (Accumulator: thanh ch畛a) Quan tr畛ng, lu担n c坦 trong m畛i vxl, ch畛a d畛 li畛u khi t鱈nh to叩n v x畛 l箪. C叩c ph辿p to叩n s畛 h畛c, logic 畛u x畉y ra gi畛a ALU v A Truy畛n d畛 li畛u t畛 b畛 nh畛 hay t畛 c叩c thanh ghi b棚n trong vxl ra c叩c thi畉t b畛 ngo畉i vi th狸 d畛 li畛u ph畉i ch畛a trong thanh ghi A. S畛 bit c畛a thanh ghi A l 董n v畛 o c畛a vxl, n畉u vxl 8 bit th狸 thanh ghi A c坦 畛 di l 8 bit.
- 19. 19 THANH GHI PC (Program Counter) PC: thanh ghi quan tr畛ng nh畉t c畛a vi x畛 l箪 Qu畉n l箪 l畛nh m vxl ang th畛c hi畛n v i畛u khi畛n vi畛c l畉y l畛nh th畛c hi畛n k畉 ti畉p. Thanh ghi PC trong vxl c坦 畛 di l畛n h董n chi畛u di t畛 d畛 li畛u c畛a vxl. N畛i dung ch畛a trong thanh ghi PC ch鱈nh l n畛i dung ch畛a trong thanh ghi 畛a ch畛. Tr動畛c khi vxl th畛c hi畛n ch動董ng tr狸nh th狸 PC ph畉i 動畛c n畉p 1 con s畛. S畛 坦 l: 畛a ch畛 c畛a 担 nh畛 ch畛a l畛nh 畉u ti棚n c畛a ch動董ng tr狸nh.
- 20. 20 Thao t叩c t狸m n畉p l畛nh v th畛c hi畛n l畛nh NPC M達 l畛nh M達 l畛nh M達 l畛nh N N+1 N+2 IR Vi X畛 L箪 (CPU) B畛 Nh畛 (ROM) Bus 畛a ch畛 Bus d畛 li畛u M達 l畛nh TGC N
- 21. 21 THANH GHI IR Thanh ghi IR d湛ng 畛 ch畛a l畛nh vxl ang th畛c hi畛n. M畛t chu k畛 l畛nh bao g畛m 坦n l畛nh t畛 b畛 nh畛 v th畛c hi畛n l畛nh. Trong qu叩 tr狸nh th畛c hi畛n l畛nh, b畛 gi畉i m達 l畛nh 畛c n畛i dung c畛a thanh ghi l畛nh IR. Ma探 le辰nh t旦淡 thanh ghi IR 単旦担誰c 単旦a va淡o 単担n v嘆 gia短i ma探 le辰nh va淡 単ieu khie奪n.
- 22. 22 THANH GHI SR (Status Rigester) Thanh ghi SR l thanh ghi c畛, d湛ng 畛 l動u k畉t qu畉 c畛a m畛t s畛 l畛nh ki畛m tra. Zero bit: bit Z = 1 khi k畉t qu畉 l 0, ng動畛c l畉i Z =0 Negative bit: bit N=1 khi bit MSB c畛a thanh ghi =1 Carry/Borrow bit: l bit carry khi th畛c hi畛n ph辿p c畛ng C =1 khi trn ng動畛c l畉i C = 0. L bit Borrow khi th畛c hi畛n ph辿p tr畛, borrow=0 khi s畛 b畛 tr畛 l畛n h董n s畛 tr畛 Intermediate carry: gi畛ng bit C nh動ng c坦 t叩c d畛ng v畛i c畛ng /tr畛 4 bit th畉p. Interrupt Flag: Bit IF =1 khi ng動畛i l畉p tr狸nh cho ph辿p ng畉t. Overflow: bit ny b畉ng 1 khi bit trn c畛a ph辿p c畛ng v畛i bit d畉u c畛a d畛 li畛u. Parity: bit P=1 khi cho ph辿p ki畛m tra ch畉n. Z N C I IF O P 1
- 23. 23 THANH GHI CON TR畛 (STACK POINTER) Ch畛c nng c畛a thanh ghi SP g畉n gi畛ng v畛i PC, d湛ng 畛 qu畉n l箪 b畛 nh畛 ngn x畉p khi mu畛n l動u tr畛 d畛 li畛u t畉m th畛i vo ngn x畉p. SP t畛 畛ng di chuy畛n 畉n 担 nh畛 k畉 ti畉p Ng動畛i l畉p tr狸nh ph畉i thi畉t l畉p gi叩 tr畛 ban 畉u cho SP. T畛 ch畛c SP l LIFO: LAST IN FIRST OUT.
- 24. 24 H畛 TH畛NG BUS Bus 単嘆a ch脱 (Address bus): e奪 chuye奪n ta短i ca湛c bit 単嘆a ch脱. La淡 loa誰i bus 1 chieu (CPU-MEM hay I/O). e奪 xa湛c 単嘆nh bo辰 nh担湛 hoa谷c thie叩t b嘆 ngoa誰i vi ma淡 CPU can trao 単o奪i tho但ng tin. e奪 xa湛c 単嘆nh dung l旦担誰ng bo辰 nh担湛 hoa谷c ngoa誰i vi ma淡 CPU co湛 kha短 na棚ng truy xua叩t.
- 25. 25 H畛 TH畛NG BUS Bus d旦探 lie辰u (Data bus): e奪 chuye奪n ta短i ca湛c bit d旦探 lie辰u. La淡 loa誰i bus 2 chieu (CPU MEM-I/O). e奪 xa湛c 単嘆nh so叩 bit d旦探 lie辰u ma淡 CPU co湛 kha短 na棚ng x旦短 ly湛 cu淡ng mo辰t lu湛c.
- 26. 26 H畛 TH畛NG BUS Bus 単ieu khie奪n (Control bus): 驚e奪 chuye奪n ta短i ca湛c bit 単ieu khie奪n (mo達i 単旦担淡ng da但y la淡 mo辰t t鱈n hie辰u 単ieu khie奪n kha湛c nhau). La淡 loa誰i bus 1 chieu (CPU MEM-I/O hoa谷c MEM-I/O CPU). 仰e奪 単ieu khie奪n ca湛c kho叩i kha湛c trong he辰 va淡 nha辰n t鱈n hie辰u 単ieu khie奪n t旦淡 ca湛c kho叩i 単o湛 単e奪 pho叩i
- 27. 27 SUY NGH懲 Mu n vxl lm vi c g狸 ng i d湛ng畛 畛 動畛 ph i l p tr狸nh (vi畉 畉 t ch ng tr狸nh)畉 動董 . Ch ng tr狸nh l u 但u vxl動董 動 畛 畛 l y l nh v th c hi n l nh 坦?畉 畛 畛 畛 畛 Trong l炭c lm vi c vxl c n c t畛 畉 畉 t m c叩c d li u, khi c n vxl d畉 畛 畛 畛 畉 畛 li u l y ra th c hi n ti p c叩c畛 畉 畛 畛 畉 c担ng vi c.畛 Nh v y c叩c d li u ny ph i動 畉 畛 畛 畉 c l u 但u動畛 動 畛 ?
- 28. 28 B畛 NH畛 BN D畉N ROM: b畛 nh畛 ch動董ng tr狸nh, l動u tr畛 ch動董ng tr狸nh i畛u khi畛n ho畉t 畛ng c畛a ton h畛 th畛ng. RAM: b畛 nh畛 d畛 li畛u, l動u tr畛 d畛 li畛u t畉m th畛i, c叩c 畛ng d畛ng v k畉t qu畉 t鱈nh to叩n.
- 29. 29 Ho畉t 畛ng C畛a B畛 Nh畛 Nh畉n 畛a ch畛 畛 ch畛n 担 nh畛 c畉n truy xu畉t. Nh畉n t鱈n hi畛u i畛u khi畛n 畛 th畛c hi畛n vi畛c truy xu畉t (xu畉t / nh畉p). Nh畉p d畛 li畛u 畛 l動u vo 担 nh畛 (GHI: WRITE) Xu畉t d畛 li畛u ra (畛C:READ) Ki畛m tra t鱈n hi畛u cho ph辿p 畛 bi畉t b畛 nh畛 c坦 動畛c ph辿p truy xu畉t kh担ng.
- 30. 30 B畛 Tr鱈 Ch但n Theo Ch畛c Nng B畛 Nh畛 I7 I6 I5 I4 I3 I2 I1 I0 DATA INPUT A0 A1 A2 A3 A4 A5 A6 IA CH畛 O7 O6 O5 O4 O3 O2 O1 O0 DATA OUTPUT READ / WRITE CS (CH畛N CHIP)
- 31. 31 B畛 Tr鱈 Ch但n Theo Ch畛c Nng B畛 Nh畛 OE RW IA CH畛 A0 A1 A2 A3 A4 A5 A6 DATA D0 D1 D2 D3 D4 D5 D6 CS
- 32. 32 C叩ch X叩c 畛nh B畛 Nh畛 D畛a vo s畛 動畛ng 畛a ch畛D畛a vo s畛 動畛ng 畛a ch畛 VD: B畛 nh畛 c坦 10 動畛ng 畛a ch畛VD: B畛 nh畛 c坦 10 動畛ng 畛a ch畛 221010 =1024bit = 1KBIT=1024bit = 1KBIT D畛a vo m達 s畛 b畛 nh畛; M達 s畛: XX YYYYD畛a vo m達 s畛 b畛 nh畛; M達 s畛: XX YYYY XX: lo畉i b畛 nh畛XX: lo畉i b畛 nh畛 27: UV-EPROM27: UV-EPROM 28: EEPROM28: EEPROM 61,62: SRAM61,62: SRAM 40,41: DRAM40,41: DRAM YYYY: dung l動畛ng c畛a b畛 nh畛YYYY: dung l動畛ng c畛a b畛 nh畛 Dung l動畛ng = YYYY (Kbit) hoacDung l動畛ng = YYYY (Kbit) hoac Dung l動畛ng = YYYY / 8 (KByte)Dung l動畛ng = YYYY / 8 (KByte)..
- 33. 33 C叩ch X叩c 畛nh B畛 Nh畛 VD: B畛 nh畛 27256,VD: B畛 nh畛 27256, 27 B畛 nh畛 UV-EPROM27 B畛 nh畛 UV-EPROM 256 Dung l動畛ng = 256 (Kbit) = 32 (KB)256 Dung l動畛ng = 256 (Kbit) = 32 (KB) 15 動畛ng 畛a ch畛15 動畛ng 畛a ch畛..
- 34. 34 B畛 NH畛 ROM Pha但n loa誰i b畛 nh畛 ROM: PROM (Programmable ROM): ROM la辰p tr狸nh 単旦担誰c EPROM (Eraseable PROM): ROM la辰p tr狸nh va淡 xo湛a 単旦担誰c UV-EPROM (Ultra Violet EPROM): ROM la辰p tr狸nh, xo湛a ba竪ng tia c旦誰c t鱈m EEPROM (Electric EPROM): ROM la辰p tr狸nh va淡 xo湛a ba竪ng t鱈n hie辰u 単ie辰n Flash ROM: ROM la辰p tr狸nh va淡 xo湛a ba竪ng t鱈n hie辰u 単ie辰n.
- 36. 36 EPROM 2716 A0 A1 A2 A3 A4 A5 A6 A7 A9 A10 CE OE VPP D0 D1 D2 D3 D4 D5 D6 D7 OE : (output enable) [0] i畛u khi畛n cho ph辿p b畛 nh畛 xu畉t d畛 li畛u ra b棚n ngoi. CE : (chip enable) [0] i畛u khi畛n cho ph辿p b畛 nh畛 lm vi畛c. VPP: [1] n畉p d畛 li畛u, ch動董ng tr狸nh vo b畛 nh畛 Ch畉 畛 CE OE Data 畛c 0 0 Dout Ch畛 1 XX High Z L畉p tr狸nh EPROM 0 XX Vpp [1] Din
- 37. 37 B畛 NH畛 RAM RAM(Random Access Memory): b畛 nh d li u畛 畛 畛 SRAM (Static RAM): RAM t nh挑 DRAM (Dynamic RAM): RAM ng畛 C叩c ch但n Data k t h p I/O畉 畛 .
- 38. 38 S董 畛 Ch但n B畛 Nh畛 Ram 6116 A0 A1 A2 A3 A4 A5 A6 A7 A9 A10 WR OE CS D0 D1 D2 D3 D4 D5 D6 D7
- 39. 39 B畉ng Tr畉ng Th叩i Ch畉 畛 WR CS OE Data Kh担ng ch畛n X 1 X T畛ng tr畛 cao C畉m xu畉t 1 0 1 T畛ng tr畛 cao 畛c Data 1 0 0 Dout Ghi Data 0 0 1 Din A0 A1 A2 A3 A4 A5 A6 A7 A9 A10 WR OE CS D0 D1 D2 D3 D4 D5 D6 D7
- 40. 40 K畉t N畛i B畛 Nh畛 V VXL 袖P袖P袖P袖P IC NH畛 ROM IC NH畛 ROM IC NH畛 RAM IC NH畛 RAM BUS 畛A CH畛 BUS D畛 LI畛U BUS I畛U KHI畛N
- 41. 41 Ho畉t 畛ng Ghi D畛 Li畛u 袖P袖P袖P袖P IC NH畛 RAMIC NH畛 RAM BUS 畛A CH畛 BUS D畛 LI畛U BUS I畛U KHI畛N 1.T畉o 畛a ch畛 c畉n l動u, 畉t l棚n bus 畛a ch畛 2. 動a data c畉n l動u l棚n bus d畛 li畛u 3. VXL t叩c 畛ng t鱈n hi畛u i畛u khi畛n ghi 4. IC nh畛 x叩c 畛nh 畛a ch畛 担 nh畛 c畉n l動u 5. Data t畛 bus truy畛n vo 担 nh畛 WRData
- 42. 42 Ho畉t 畛ng 畛c D畛 Li畛u 袖P袖P袖P袖P IC NH畛 RAM / ROMIC NH畛 RAM / ROM BUS 畛A CH畛 BUS D畛 LI畛U BUS I畛U KHI畛N 1.T畉o 畛a ch畛 c畉n 畛c, 畉t l棚n bus 畛a ch畛 5. 動a d畛 li畛u c畉n 畛c vo VXL 2. VXL t叩c 畛ng t鱈n hi畛u i畛u khi畛n 畛c 3. IC nh畛 x叩c 畛nh 畛a ch畛 担 nh畛 c畉n 畛c 4. Data t畛 担 nh畛 畉t l棚n bus OEData
- 43. 43 S董 畛 Nguy棚n L箪 K畉t N畛i D 74LS373ALE P0.0 P0.7 PSEN A0 A7 D0 D7 P2.0 P2.7 A8 A15 OE CE EA G 8031 ROM
- 44. 44 BUS A H畛P
- 45. 45 Ho畉t 畛ng Xu畉t 畛a Ch畛 T畛i ROM D 74LS373ALE P0.0 P0.7 PSEN A0 A7 D0 D7 P2.0 P2.7 A8 A12 OE CE EA G 8051 ROM 1. G畛i 畛a ch畛 t畛i ROM 2. 74373 ch畛t 畛a ch畛 v g畛i sang ROM 畛a ch畛
- 46. 46 Ho畉t 畛ng 畛c D畛 Li畛u T畛 ROM D 74LS373ALE P0.0 P0.7 PSEN A0 A7 D0 D7 P2.0 P2.7 A8 A12 OE CE EA G 8051 ROM Address 3. ROM g畛i l畛nh v畛 VK
- 47. 47 VXL K畉t N畛i Nhi畛u B畛 Nh畛 袖P 74138 74138 A10 歎 A0 D7歎D0 CS1 OE 2716 ROM1 CS8 OE 2716 ROM8 6116 Ram1 6116 Ram8 CS8CS1 OE OE WR WRWR RD RDRDRD WR 畉n CS1 Ram1 畉n CS8 Ram8 畉n CS1 Rom1 畉n CS1 Rom8 A B C A B C A11 A12 A13
- 48. 48 S 畛 KH畛I MY TNH PC
- 49. 49 H畛 th畛ng VXL c坦 ph湛 h畛p i畛u khi畛n trong c担ng nghi畛p kh担ng? Vxl x畛 l箪 d畛 li畛u theo byte, word. H畛 th畛ng Vi X畛 L箪 : Vi x畛 l箪 + B畛 Nh畛 + Thi畉t b畛 ngo畉i vi C叩c 畛i t動畛ng i畛u khi畛n trong c担ng nghi畛p theo t畛ng bit. 1 Relay, 1 畛ng c董, 1 ti畉p i畛m Ca湛c nha淡 che叩 ta誰o 単a探 t鱈ch h担誰p: o Bo辰 nh担湛 va淡 o Ca湛c thie叩t b嘆 ngoa誰i vi o VXL ca短i tie叩n cho phu淡 h担誰p v担湛i 単ieu khie奪n CN Ta誰o tha淡nh mo辰t IC go誰i la淡 vi 単ieu khie奪n (Microcontroller).
- 50. 50 VI I畛U KHI畛N Vi X畛 L箪 B畛 Nh畛 Thi畉t b畛 ng畛ai vi Vi i畛u Khi畛n
- 51. 51 働U I畛M C畛A VI I畛U KHI畛N De達 s旦短 du誰ng trong ca湛c 旦湛ng du誰ng. Kho但ng 単o淡i ho短i ng旦担淡i s旦短 du誰ng pha短i hie奪u bie叩t l旦担誰ng kie叩n th旦湛c qua湛 nhieu nh旦 ng旦担淡i s旦短 du誰ng VXL. V担湛i ng旦担淡i ba辿t 単au th狸 s旦短 du誰ng VXL la淡 単ieu ra叩t kho湛, ma叩t nhieu th担淡i gian, trong khi 単o湛 mong muo叩n la淡 s旦短 du誰ng 単旦担誰c ngay.
- 52. 52 CC H畛 VI I畛U KHI畛N THNG D畛NG Ha探ng ATMEL: AT89C51, AT89S51, AT89S8252, AT89S52 AVR: 8515, ATMega8, ATMega16... Ha探ng PHILIPS: 89V51RD1, 89V51RD2 Ha探ng MICROCHIP: PIC: 16F84, 16F877A, 18F452...
- 53. 53 H畛 TH畛NG S畛 D畛NG VI I畛U KHI畛N CPU ROM RAM ngo畉i vi (IO) Bus d畛 li畛u (Data Bus) Bus 畛a ch畛 (Address Bus) Bus i畛u khi畛n (Control Bus) Input Output
- 54. 54 畉C TR働NG CC H畛 VI I畛U KHI畛N Ngu畛n cung c畉p Xung clock B畛 畛nh th畛i (timer) Watchdog Reset Ng畉t ADC Truy畛n th担ng n畛i ti畉p B畛 so s叩nh analog PWM.
- 55. 55 KI畉N TRC VI I畛U KHI畛N Von Neumann
- 56. 56 KI畉N TRC VI I畛U KHI畛N HARVARD
- 57. 57 N T畉P H畛 TH畛NG S畛 C叩c h畛 th畛ng s畛 h畛c: Th畉p ph但n (decimal) Nh畛 ph但n (binary) B叩t ph但n (octal) Th畉p l畛c ph但n (hexadecimal) BCD Chuy畛n 畛i gi畛a c叩c s畛: Decbinary Binary hex Hex binary Hex dec Dec hex.
- 58. 58 CCH BI畛U DI畛N Th畉p ph但n: (D) VD: 82510 = 8x102 + 2 x101 + 5x100 Nh畛 ph但n: (B) VD: 11102 = 1x 23 + 1x 22 + 1x 21 + 0x 20 100011102 B叩t ph但n:(O) VD: 2378 = 2x 82 +3x 81 + 7x 80 Th畉p l畛c ph但n: (H) VD: 2AC16 = 2x 162 + 10x 161 + 12x 160 .
- 59. 59 CHUY畛N 畛I Binary Dec Dec Binary 3 2 1 0 2 101011 1 2 0 2 1 2 1 2 11= + + + = 28/2 14 d動 0 (LSB) 14/2 7 d動 0 7/2 3 d動 1 3/2 1 d動 1 1/2 0 d動 1 (MSB) 111002 .
- 60. 60 CHUY畛N 畛I
- 61. 61 CHUY畛N 畛I Binary Hexadecimal 100111112 = 1001 1111 9 F BT: 11101111000011102 Hexadecimal Binary FE3C16 F = 11112 E = 11102 3 = 00112 C = 11002 11111110001111002.
- 62. 62 CHUY畛N 畛I
- 63. 63 CHUY畛N 畛I Hexadecimal Dec 2AC16 = 2 x 162 + 10 x 161 + 12 x 160 = 512 + 160 + 12 = 684 Dec Hexadecimal 238/16 14 d動 14 (E) (LSB) 14/16 0 d動 14 (E) (MSB) EE16.
- 64. 64 CHUY畛N 畛I Octal Binary 1778 1 = 0012 7 = 1112 7 = 1112 0011111112 Binary Octal 1101110012 110111001 = 110 111 001 6 7 1 6718.
- 65. 65 CC PHP TON HAI S畛 NH畛 PHN S畛 但m C畛ng s畛 nh畛 ph但n Tr畛 s畛 nh畛 ph但n Nh但n s畛 nh畛 ph但n Chia s畛 nh畛 ph但n.
- 66. 66 S畛 m S畛 但m v d動董ng 4 bit
- 67. 67 C叩ch T狸m S畛 m VD: -6 0110 +6 1001 b湛 1 c畛ng 1 1010 l s畛 - 6.
- 68. 68 C畛ng 2 S畛 Nh畛 Ph但n C担ng th畛c: 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 10 t畉o ra m畛t bit nh畛 l (1) 1 + 1 + 1 = 11 t畉o ra m畛t bit nh畛 l (1).
- 69. 69 C畛ng 2 S畛 Nh畛 Ph但n VD: 01000011 v 00100010 01000011 c畛t 1: 1 + 0 = 1 + 00100010 c畛t 2 : 1 + 1 = 10 c畛t 3: 0 + nh畛 = 1 01100101 c畛t 4 : 0 + 0 = 0 c畛t 5 : 0 + 0 = 0 c畛t 6 : 0 + 1 = 1 c畛t 7 : 1 + 0 = 1 c畛t 8 : 0 + 0 = 0.
- 70. 70 Tr畛 2 S畛 Nh畛 Ph但n Chuy畛n s畛 b畛 tr畛 thnh s畛 但m C畛ng hai s畛 v畛i nhau VD: 0110 tr畛 cho s畛 0010 0010 s畛 b畛 tr畛 1101 b湛 1 c畛ng 1 1110 C畛ng l畉i: 0110 s畛 tr畛 + 1110 s畛 但m c畛a s畛 b畛 tr畛 0100.
- 71. 71 Nh但n v Chia 2 S畛 Nh畛 Ph但n C担ng th畛c nh但n: 0 x 0 = 0 0 x 1 = 0 1 x 0 = 0 1 x 1 = 1 Nh但n b狸nh th動畛ng nh動 nh但n s畛 th畉p ph但n Chia: T動董ng t畛 nh動 chia 2 s畛 th畉p ph但n.
- 72. 72