Presentasi flip flop
- 2. • Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit data secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang tersimpan tersebut. • Prinsip dasar dari flip-flop adalah suatu komponen elektronik dasar seperti transistor, resistor dan diod e yang dirangkai menjadi
- 3. • Flip-Flop adalah keluarga Multivibrator yang mempunyai dua keadaan stabil atau disebut Bistabil Multivibrator. • Rangkaian flip-flop mempunya sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaitu sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem
- 4. • Rs Flip-Flop • CRS Flip-Flop • D Flip-Flop • T Flip-Flop • J-K Flip-Flop
- 5. • yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris). • Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. • RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. • Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q
- 6. • yaitu clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. • Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. • Bila pulsa clock berlogika 0, maka perubahan logika pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. • Akan tetapi apabila pulsa clock berlogika 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.
- 7. • yaitu RS flip-flop yang ditambah dengan suatu inverter pada reset inputnya. • Sifat dari D flip-flop adalah bila input D(Data) dan pulsa clock berlogika 1, maka output Q akan berlogika 1 dan apabila input D berlogika 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogika 0.
- 8. • merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J- K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip- flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. • Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF atau JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden
- 9. • sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. • Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). • Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.