![[123doc.vn] thiet ke mang lan cho truong hoc copy](https://cdn.slidesharecdn.com/ss_thumbnails/123doc-141003071856-phpapp01-thumbnail.jpg?width=560&fit=bounds)
![Giao trinh-mang-may-tinh-toan-tap[bookbooming.com]](https://cdn.slidesharecdn.com/ss_thumbnails/giao-trinh-mang-may-tinh-toan-tapbookbooming-com-120921151212-phpapp02-thumbnail.jpg?width=560&fit=bounds)
More Related Content
Viewers also liked (20)
Similar to Chuong 1 gioi thieu ve vi xu ly (20)
![[Cntt] bi gi畉ng k挑 thu畉t vi x畛 l鱈](https://cdn.slidesharecdn.com/ss_thumbnails/cnttbigingkthutvixl-160829131326-thumbnail.jpg?width=560&fit=bounds)
More from B炭t Ch狸 (6)
Chuong 1 gioi thieu ve vi xu ly
- 1. N畛i dung: Ch動董ng 1: Gi畛i thi畛u v畛 vi x畛 l箪 Ch動董ng 1: Gi畛i thi畛u v畛 Vi x畛 l箪 1.1. L畛ch s畛 ph叩t tri畛n c畛a vi x畛 l箪 Ch動董ng 2: Gi畛i thi畛u v畛 c畉u tr炭c c畛a H畛 Vi i畛u Vi x畛 l箪? khi畛n 8051 Vi x畛 l箪 (MicroProcessor) l vi m畉ch Ch動董ng 3: Kh畉o s叩t t畉p l畛nh v l畉p tr狸nh Vi i畛u t鱈ch h畛p c畛 l畛n VLSI (Very High Scale khi畛n 8051 Intergration) hng ngn, hng tri畛u Ch動董ng 4: Ho畉t 畛ng c畛a b畛 畛nh th畛i Transistor, c坦 kh畉 nng: Ch動董ng 5: Ho畉t 畛ng ng畉t Th畛c hi畛n c叩c thao t叩c (l畛nh). C叩c l畛nh 動畛c c畉t trong b畛 nh畛 L m畛t vi Ch動董ng 6: Ho畉t 畛ng truy畛n th担ng n畛i ti畉p m畉ch l畉p tr狸nh 動畛c. Ch動董ng 7: Thi畉t k畉 giao ti畉p 畛c v ghi v畛i b畛 nh畛 ngoi th担ng qua c叩c Bus. 畛ng d畛ng 畛ng d畛ng i畛u khi畛n tr棚n 担t担 Thi畉t b畛 n畛i th畉t gia 狸nh Vn ph嘆ng 担 t担 畛 i畛n trong nh i畛n tho畉i i畛u khi畛n 畛ng c董 M叩y m tho畉i M叩y t鱈nh i畛u khi畛n 担t担 M叩y i畛n tho畉i C叩c h畛 th畛ng an ton i畛u khi畛n h畛p s畛 t畛 畛ng C叩c h畛 th畛ng an ton M叩y Fax i畛u khi畛n T炭i kh鱈 C叩c b畛 m畛 c畛a ga-ra xe L嘆 vi s坦ng i畛u khi畛n ABS, ESP, EBD M叩y tr畉 l畛i M叩y sao ch畛p H畛 th畛ng b畉o m畉t M叩y Fax M叩y in lazer i畛u khi畛n truy畛n tin M叩y t鱈nh gia 狸nh M叩y in mu, Gi畉i tr鱈 Tivi i畛u ho nhi畛t 畛 Truy畛n h狸nh c叩p i畛u khi畛n t畛 xa VCR H畛 th畛ng 畛nh v畛 GPS, M叩y quy camera i畛u khi畛n t畛 xa Tr嘆 ch董i i畛n t畛 C叩c nh畉c c畛 i畛n t畛 i畛u khi畛n 叩nh s叩ng M叩y nh畉n tin 畛 ch董i C叩c d畛ng c畛 t畉p th畛 h狸nh,
- 2. Ch動董ng 1: Gi畛i thi畛u v畛 vi x畛 l箪 Ch動董ng 1: Gi畛i thi畛u v畛 vi x畛 l箪 1.1. L畛ch s畛 ph叩t tri畛n c畛a vi x畛 l箪 1.1.2. Th畉 h畛 2 (1974 - 1977) 1.1.1. Th畉 h畛 1 (1971 - 1973) 1974 Intel c担ng b畛 Chip Vi x畛 l箪 8080 Nm 1971 Intel 動a ra th畛 tr動畛ng Chip Vi x畛 l箪 T畉n s畛 lm vi畛c: 2 MHz 4004 D湛ng cho m叩y t鱈nh c畉m tay. Address bus: 16 bit Data bus:8 bit T畉n s畛 lm vi畛c: 740 kHz 1974 Motorola c滴ng 動a ra chip VXL 6800. Address bus: 12 bit 1975 Intel c担ng b畛 chip 8085. Data bus: 4 bit 1976 Zilog 動a ra chip Z80. Nm 1972 Chip 8008 ra 畛i nh動ng ch動a t狸m 畛ng d畛ng r畛ng r達i trong c担ng nghi畛p v d湛ng cho m叩y 動畛c nhi畛u 畛ng d畛ng. t鱈nh c叩 nh但n (Apple II, Commodore 64). Ch動董ng 1: Gi畛i thi畛u v畛 vi vi x畛 l箪 Ch動董ng 1: Gi畛i thi畛u v畛 vi vi x畛 l箪 1.1.3. Th畉 h畛 3 (1978 - 1982) 1.1.4. Th畉 h畛 4 (1983 - 1992) Intel c担ng b畛 Chip VXL 32 bit: Intel c担ng b畛 Chip VXL 16 bit: Nm 1985: Chip 80386. Nm 1978: Chip 8086. Nm 1989: Chip 80486DX. Nm 1979: Chip 8088. Sau 坦, Chip 80186. Nm 1992: Chip 80486DX2. Motorola c滴ng c担ng b畛 VXL 32 bit: Nm 1982: Chip 80286 D湛ng cho c叩c lo畉i m叩y Nm 1984: Chip 68020. vi t鱈nh AT. Nm 1987: Chip 68030. Trong l炭c 坦, Motorola c滴ng c担ng b畛 VXL 16 bit: Nm 1988: Chip MM88000. Nm 1979: Chip MC68000. Nm 1989: Chip 68040. Sau 坦, c担ng b畛 68060 (1994). Zilog c滴ng c担ng b畛 VXL Z80000 32 bit. Nm 1983: Chip MC68010. AMD (Advance Micro Devices) c担ng b畛 VXL Am29000 32 bit .
- 3. Ch動董ng 1: Gi畛i thi畛u v畛 vi x畛 l箪 C叩c Chip Vi x畛 l箪 c畛a Intel qua c叩c th畛i k畛 1.1.5. Th畉 h畛 5 (1993 ?) Intel c担ng b畛 Chip VXL 64 bit: Nm 1993: Pentium. Nm 1997: Pentium II. Nm 1999: Pentium III. Nm 2000: Pentium 4. Nm 2006: Intel速 Core速 2 Duo. Motorola c滴ng c担ng b畛 VXL 64 bit 68060 v Power PC. Nm 2003 AMD c担ng b畛 Chip 64 bit : H畛 vi x畛 l箪 x86 c畛a Intel AMD Athlon 64 v AMD Opteron. Model Nm s畉n xu畉t S畛 l動畛ng Transistor 4004 1971 2,300 8008 1972 2,500 8080 1974 5,000 8086 1978 29,000 80286 1982 120,000 80386 processor 1985 275,000 80486 DX processor 1989 1,180,000 Pentium速 processor 1993 3,100,000 Pentium II processor 1997 7,500,000 Pentium III processor 1999 24,000,000 Pentium 4 processor 2000 55,000,000
- 4. Nm 2004 AMD ra m畉t VXL nh但n 2: Nm 2007 AMD c担ng b畛 VXL 4 nh但n : AMD Turion 64 x2 v ADM Athlon 64 x2. Opteron v Phenom 1.2.1. Chi畛u di t畛 d畛 li畛u (D-Bus, Data Bus) 1.2. C叩c th担ng s畛 c董 b畉n c畛a Vi x畛 l箪 Chi畛u di t畛 d畛 li畛u (D-Bus, Data Bus ) M畛i b畛 VXL ch畛 c坦 th畛 x畛 l箪 d畛 li畛u v畛i m畛t 畛 di c畛 畛nh. 畛 di c畛a t畛 cng l畛n th狸 t畛c 畛 x畛 Kh畉 nng truy xu畉t b畛 nh畛 (A-Bus, Address Bus) l箪 cng nhanh. T畛c 畛 c畛a Vi x畛 l箪 V鱈 d畛: So s叩nh VXL 8 bit v VXL 64 bit. VXL 64 bit: m畛i l畉n l畉y d畛 li畛u t畛 b畛 nh畛 c坦 th畛 C叩c Thanh ghi l畉y 8 byte. Trong khi 坦 VXL 8 bit ch畛 c坦 th畛 l畉y 1 byte VXL 64 bit c坦 t畛c 畛 x畛 l箪 nhanh h董n. T畉p l畛nh
- 5. 1.2.2. Kh畉 nng truy xu畉t b畛 nh畛 (A-Bus, 1.2.3. T畛c 畛 lm vi畛c Address Bus) T畉n s畛 xung c畉p cho VXL quy畉t 畛nh t畛c 畛 lm 畛 r畛ng c畛a Bus 畛a ch畛 (A-Bus) quy畉t 畛nh vi畛c c畛a VXL. VXL c坦 t畛c 畛 lm vi畛c cng l畛n kh畉 nng truy xu畉t b畛 nh畛. A-Bus cng l畛n th狸 th狸 kh畉 nng truy xu畉t l畛nh cng l畛n. T畛c 畛 kh畉 nng truy xu畉t b畛 nh畛 cng l畛n c坦 kh畉 lm vi畛c (tri畛u l畛nh/gi但y-MIPS) 動畛c x叩c 畛nh: nng x畛 l箪 ch動董ng tr狸nh cng l畛n. MIPS = f*N/(M + T) G畛i n l 畛 r畛ng c畛a A-Bus VXL c坦 kh畉 f: t畉n s畛 lm vi畛c c畛a VXL. nng truy xu畉t 2n 担 nh畛. N: s畛 l動畛ng b畛 ALU. V鱈 d畛: VXL c坦 32 (A0 A31) 動畛ng 畛a ch畛 M: s畛 chu k畛 m叩y. T: th畛i gian truy c畉p b畛 nh畛. c坦 kh畉 nng truy xu畉t 232 = 4 Gbyte 担 nh畛. 1.2.4. C叩c Thanh ghi c畛a VXL 1.2.5. T畉p l畛nh c畛a VXL C叩c thanh ghi l m畛t ph畉n quan tr畛ng T畉p l畛nh c畛a VXL 坦ng vai tr嘆 r畉t quang tr畛ng. trong c畉u tr炭c c畛a VXL. D湛ng 畛 l動u tr畛, M畛i lo畉i VXL c坦 m畛t t畉p l畛nh ri棚ng. VXL ho畉t ki畛m tra, x畛 l箪 d畛 li畛u khi t鱈nh to叩n. 畛ng theo s畛 ch畛 d畉n c畛a t畉p l畛nh. Ng動畛i l畉p tr狸nh d畛a vo t畉p l畛nh 畛 so畉n th畉o ch動董ng S畛 l動畛ng thanh ghi cng l畛n th狸 ng動畛i l畉p tr狸nh i畛u khi畛n ho畉t 畛ng c畛a VXL. tr狸nh c坦 th畛 vi畉t ch動董ng tr狸nh 董n gi畉n S畛 l動畛ng t畉p l畛nh cng nhi畛u th狸 ng動畛i l畉p tr狸nh h董n T畛c 畛 x畛 l箪 s畉 nhanh h董n. cng d畛 dng l畛a ch畛 khi l畉p tr狸nh.
- 6. 1.2. C畉u tr炭c b棚n trong c畛a Vi x畛 l箪 T畉p l畛nh th担ng th動畛ng 動畛c chia lm c叩c nh坦m EU BIU Address Bus 20 bits nh動 sau: AH AL SUMMATION BH BL Data Bus Nh坦m l畛nh chuy畛n d畛 li畛u. CH DH CL DL CS DS Nh坦m l畛nh s畛 h畛c v logic. SP BP SS ES DI Nh坦m l畛nh x畛 l箪 bit. BI IO Internal Communications Registers Bus Control 8088 Nh坦m l畛nh r畉 nh叩nh. Bus Nh坦m l畛nh i畛u khi畛n h畛 th畛ng, Temporary Registers Instruction Queue ALU EU Control 1 2 3 4 Flags BIU B棚n trong VXL 8088/8086 g畛m 2 kh畛i c董 b畉n: Kh畛i ph畛i gh辿p bus (BIU): 動a ra 畛a ch畛, 畛c m達 l畛nh t畛 b畛 nh畛. 畛c/ghi d畛 li畛u vo/ra t畛 c畛ng giao ti畉p ho畉c b畛 nh畛 nh畛. Kh畛i ph畛i gh辿p bus (BIU - Bus Interface Unit) Trong BIU c嘆n c坦 b畛 nh畛 畛m (cache): d湛ng 畛 ch畛 c叩c m達 l畛nh 畛c 動畛c n畉m s畉n 畛 ch畛 EU Kh畛i th畛c hi畛n l畛nh (EU - Excution Unit) x畛 l箪.
- 7. EU 畛 tng t畛c 畛 x畛 l箪 th狸 s畛 d畛ng c叩c k畛 thu畉t: B棚n trong EU g畛m c坦: Kh畛i i畛u khi畛n (CU - Control Unit), c坦 ch畛c nng: B畛 nh畛 Cache. Cung c畉p th担ng tin v畛 畛a ch畛 畛 BIU 畛c l畛nh v d畛 li畛u. Tng t畉n s畛 lm vi畛c c畛a VXL. Gi畉i m達 l畛nh v th畛c hi畛n l畛nh. Tng 畛 r畛ng t畛 d畛 li畛u (D-Bus). 動a ra c叩c xung i畛u khi畛n ho畉t 畛ng c畛a VXL. C董 ch畉 Pipelining. Kh畛i s畛 h畛c v logic (ALU Arithmetic and Logic X畛 l箪 song song /b畛 畛ng x畛 l箪. Unit): d湛ng 畛 th畛c hi畛n c叩c thao t叩c kh叩c nhau v畛i c叩c to叩n h畉ng c畛a l畛nh. Gi畛i thi畛u v畛 H畛 Vi x畛 l箪 C董 ch畉 pipelining Kh担ng c坦 pipelining F1 D1 E1 F2 D2 E2 F3 D3 E3 F1 D1 E1 C坦 pipelining F2 D2 E2 F3 D3 E3