Synthesijer jjug 201504_01
7 likes7,792 views
Javaをお使いの方向けに最近のバズワード的になりつつあるFPGA(専用ハードウェア)の話を厚めにしつつ，後半はJavaCompiler.javaの話を少しまとめてみました． > アーキテクチャ専門家，HW専門家の方へ Javaユーザ向けに，ちょっと吹いた内容になっています．口頭発表時には，かなりエクスキューズしますので，おこらないでください...
![38
? Javaといえば，スクリプト言語のホストとしても魅力的
? JRuby，Scala，Clojure，and etc.
? BF: とても小さなスクリプト言語処理系
→ hoge
デモ(1) BrainF**k
+, -, >, <, [, ], ., ,の記号からなるインタプリタ
++++++++++[>++++++++++<-]>++++.+++++++.--------.--.
http://www.kmonos.net/alang/etc/brainfuck.php](https://image.slidesharecdn.com/synthesijerjjug20150401-150411034401-conversion-gate01/85/Synthesijer-jjug-201504_01-38-320.jpg)
More Related Content
What's hot (20)
Viewers also liked (20)
Similar to Synthesijer jjug 201504_01 (20)
![Java Concurrency, A(nother) Peek Under the Hood [Java Day Tokyo 2016 3-C]](https://cdn.slidesharecdn.com/ss_thumbnails/jdt20163c-171122020910-thumbnail.jpg?width=560&fit=bounds)
More from Takefumi MIYOSHI (20)
Synthesijer jjug 201504_01
- 4. 専用 汎用
- 9. 9 いつまでもCPUだけでいいの？ ? CPU，これ以上速くなるの？ ? 動作周波数は頭打ち ? 性能向上のためのトランジスタがのせられない ? ちょっと，この処理遅いけど来年のCPUなら大丈夫 ? たくさんCPUならべると電気/熱が大変 ...と，ここ何年も言われてきた (と共に，ここ何年もスゴイ人たちが乗り越え続けている)
- 12. 12 ? 論理回路?データパスを自由に作り込めるLSI ? I/Oを自由に使える Field Programmable Gate Array FPGAとは？
- 13. 13 ? 論理回路?データパスを自由に作り込めるLSI ? I/Oを自由に使える ? クロックレベルの同期と並列性を活用した処理を実現 Field Programmable Gate Array FPGAとは？
- 14. 14 1) http://japan.xilinx.com/support/documentation/data_sheets/ds180_7Series_Overview.pdf 2) http://hitechglobal.com/boards/virtex7_v2000t.htm 3) http://http://low-powerdesign.com/sleibson/2011/10/25/generation-jumping-2-5d-xilinx-virtex-7-2000t-fpga-delivers- 1954560-logic-cells-consumes-only-20w/ FPGAとは？
- 17. 17 小さくてかわいいのも https://cloud.altera.com/devstore/board/odyssey-max-10-fpga-kit/ 例: Odyssey MAX10 注: Bluetooth機能はFPGAじゃなくて この上にのるボードのマイコンが提供 FPGA ここに，LEDとかセンサとか モーターとかつないで遊ぶ
- 20. なぜ闯补惫补なのか？
- 21. Write Once, Run Anywhere!!
- 22. Write Once, Run Anywhere!! たとえCPUがなくても!!
- 25. 25 HDLによるRTL設計 ? ロジックを抽象化した式/構文で設計できる ? クロックレベルのデータ制御 ? 細粒度の並列性の活用 ? 記述が煩雑 ? “状態”を自分で管理しなければいけない ? デバッグ/動作検証が難しい メリット デメリット
- 26. 26 HDLによるRTL設計 if clk'event and clk = '1' then case (s) is when S0 => a <= 1; s <= S1; When S1 => b <= 2; s <= S2; When S2 => c <= a + b; s <= S3; end case; end if; a = 1; b = 2; c = a + b;
- 27. 搁罢尝书きたくない!!
- 28. 闯补惫补で书きたい!!
- 29. 29 Synthesijer
- 31. 残念ながら无関係です
- 32. 32 Synthesijer とは ? JavaプログラムをFPGA上のハードウェアに変換 ? 複雑なアルゴリズムのハードウェア実装を楽に ? オブクジェクト指向設計による再利用性の向上 ? 特殊な記法，追加構文はない ? ソフトウェアとして実行可能．動作の確認、検証が容易 ? 書けるプログラムに制限は加える (動的なnew，再帰は不可など) ? HDLモジュールのJavaからのインスタンス生成 Javaコンパイラ フロントエンド Synthesijer エンジン Javaコンパイラ バックエンド 合成 配置配線 while(){ if(...){ … }else{ … … } …. } 複雑な状態遷移も，Javaの制御構文を使って楽に設計できる 同じJavaプログラムをソフトウェアとしても FPGA上のハードウェアとしても実行可能 Open-source
- 35. 35 プロセッサ上で動くのと何が違うの？ CPU Synthesijerでできたもの 処理方式 読む→解釈→実行 演算器としてならべられる 適切なタイミングで確定 命令セット 決まっている 入力コードによって生成 I/O 決まっている 割と自由に追加できる 個数 決まっている 入力コードによって決まる
- 36. 36 ? クラスによるオブジェクト指向設計言語 ← HWのモジュール設計との親和性は高そう ? 言語仕様で並列処理をサポート ? Thread，wait-notify ? (Cと違い)明示的なポインタの扱いが不要 ? 言語の想定するメモリ構造から解放され得るかも ? 動的な振る舞いは厄介そう Javaベースの高位合成処理系 なぜ闯补惫补なのか？
- 37. デモと応用事例の绍介
- 38. 38 ? Javaといえば，スクリプト言語のホストとしても魅力的 ? JRuby，Scala，Clojure，and etc. ? BF: とても小さなスクリプト言語処理系 → hoge デモ(1) BrainF**k +, -, >, <, [, ], ., ,の記号からなるインタプリタ ++++++++++[>++++++++++<-]>++++.+++++++.--------.--. http://www.kmonos.net/alang/etc/brainfuck.php
- 39. どう作っているか？
- 41. 41 Synthesijerオーバービュー Javaコード 字句解析/構文解析 コントロール?データフロー作成 最適化 出力 VHDL/ Verilog HDL コード Javaコード VHDL/ Verilog HDL コード
- 42. 42 ? オープンソースなJavaの実装 ? 勿論Javaコンパイラもオープンソース ? openjdk/com/sun/tools/javac/main/JavaCompiler.java をフックすれば，解析/最適化済みの情報にアクセス可 OpenJDKすてき!!
- 43. 43 OpenJDKすてき!! /** Generate code and emit a class file for a given class * @param env The attribution environment of the outermost class * containing this class. * @param cdef The class definition from which code is generated. */ JavaFileObject genCode(Env<AttrContext> env, JCClassDecl cdef) throws IOException { synthesijer.jcfrontend.Main.newModule(env, cdef); // add hook for synthesijer try { if (gen.genClass(env, cdef) && (errorCount() == 0)) return writer.writeClass(cdef.sym); } catch (ClassWriter.PoolOverflow ex) { log.error(cdef.pos(), "limit.pool"); } catch (ClassWriter.StringOverflow ex) { log.error(cdef.pos(), "limit.string.overflow", ex.value.substring(0, 20)); } catch (CompletionFailure ex) { chk.completionError(cdef.pos(), ex); } return null; } JavaCompiler.javaの中身
- 45. 45 たとえばclass public class JCTopVisitor extends Visitor{ private final Module module; ... public void visitClassDef(JCClassDecl that){ for (JCTree def : that.defs) { if(def == null){ ; }else if(def instanceof JCMethodDecl){ def.accept(this); }else if(def instanceof JCVariableDecl){ def.accept(new JCStmtVisitor(module)); }else{ System.err.printf("Unknown class: %s (%s)", def, def.getClass()); } } } ...
- 46. 46 たとえばmethod public void visitMethodDef(JCMethodDecl decl){ String name = decl.getName().toString(); Type type; if(JCFrontendUtils.isConstructor(decl)){ type = new MySelfType(); }else{ type = TypeBuilder.genType(decl.getReturnType()); } Method m = new Method(module, name, type); m.setArgs(parseArgs(decl.getParameters(), m)); ... m.setPrivateFlag(JCFrontendUtils.isPrivate(decl.mods)); m.setParallelFlag(JCFrontendUtils.isAnnotatedBy(decl.mods.annotations, "parallel")); ... m.setConstructorFlag(JCFrontendUtils.isConstructor(decl)); ... for(JCStatement stmt: decl.body.getStatements()){ JCStmtVisitor visitor = new JCStmtVisitor(m); stmt.accept(visitor); m.getBody().addStatement(visitor.getStatement()); } module.addMethod(m); }
- 47. 47 たとえば制御構文 public void visitIf(JCIf that){ IfStatement tmp = new IfStatement(scope); tmp.setCondition(stepIn(that.cond, scope)); tmp.setThenPart(wrapBlockStatement(stepIn(that.thenpart, scope))); if(that.elsepart != null){ tmp.setElsePart(wrapBlockStatement(stepIn(that.elsepart, scope))); } stmt = tmp; } public void visitForLoop(JCForLoop that){ ForStatement tmp = new ForStatement(scope); for(JCStatement s: that.init){ //tmp.addInitialize(stepIn(s, scope)); tmp.addInitialize(stepIn(s, tmp)); } tmp.setCondition(stepIn(that.cond, tmp)); for(JCStatement s: that.step){ tmp.addUpdate(stepIn(s, tmp)); } tmp.setBody(wrapBlockStatement(stepIn(that.body, tmp))); stmt = tmp; }
- 48. 48 Synthesijer でのHDL生成: 出力(状態遷移) メソッド毎にスケジュール表を生成 → 状態遷移機械 while for for
- 51. 51 今後挑戦したいこと ? メソッドのパイプライン化 ? I/Oストリームへの対応 ? コンストラクタに対応 ? コンパイル時のJavaプログラム実行 ? lambda式対応 ? Streamへの対応 ? Erlangフロントエンド
- 52. 52 Synthesijer とは ? JavaプログラムをFPGA上のハードウェアに変換 ? 複雑なアルゴリズムのハードウェア実装を楽に ? オブクジェクト指向設計による再利用性の向上 ? 特殊な記法，追加構文はない ? ソフトウェアとして実行可能．動作の確認、検証が容易 ? 書けるプログラムに制限は加える (動的なnew，再帰は不可など) ? HDLモジュールのJavaからのインスタンス生成 Javaコンパイラ フロントエンド Synthesijer エンジン Javaコンパイラ バックエンド 合成 配置配線 while(){ if(...){ … }else{ … … } …. } 複雑な状態遷移も，Javaの制御構文を使って楽に設計できる 同じJavaプログラムをソフトウェアとしても FPGA上のハードウェアとしても実行可能 Open-source
- 53. 53 参考 ? http://synthesijer.sourceforge.net ? リソース一式，クイックスタートガイドなど ? http://qiita.com/kazunori279/items/4951ca5f6164040878ce ? Kazunori279さん: Synthesijer関連資料まとめ ? http://labs.beatcraft.com/ja/index.php?Synthesijer ? ビートクラフトさん: Altera DE0-nanoでのサンプルの動作手順など ? http://marsee101.blog19.fc2.com/blog-category-116.html ? FPGAの部屋さん: Synthesijerでラプラシアンフィルタを作ってみた ? http://cellspe.matrix.jp/parallella/synthesijer.html ? Parallela Fan!さん: SynthesijerでJavaプログラムからHDLコードを自動生成する ? http://wasa-labo.com/wp/ ? わさらぼ ブログ – 開発状況，Tipsなど