![10
Javaのコードを記述
import synthesijer.lib.axi.*;
import synthesijer.rt.*;
class AXIHP_MEMCPY{
private final AXILiteSlave32RTL s0 = new AXILiteSlave32RTL();
private final SimpleAXIMemIface32RTLTest m0 =
new SimpleAXIMemIface32RTLTest();
private void run(){
int src_addr = s0.data[1];
int dest_addr = s0.data[2];
for(int i = 0; i < 256; i++){
int d = m0.read_data(src_addr + (i<<2));
m0.write_data(dest_addr + (i<<2), d);
}
}
@auto
public void main(){
s0.data[0] = 0x00000000;
while(s0.data[0] == 0x00000000) ; // wait for kick from PS
run();
s0.data[0] = 0x00000000; // to notify DONE to PS
}
}
AXHP_MEMCPY.java を書く](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-10-320.jpg)
![17
AXIHP_MEMCPYモジュールの追加(1)
IPコア参照リポジトリの追加
(1) 設定ダイアログを開く
(2) Add Repository...をクリック
(3) 作成したAXIHPMEM_CPY_v1_0
を選択
(4) AXIHPMEM_CPY_v1_0が
見えたらOK．[OK]で終了
追加できた!!](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-17-320.jpg)
![19
AXIHP_MEMCPYモジュールの追加(3.1)
ポートの処理(AXIポートの自動接続)
(1) Run Connection Automation を 選択
(2) All automation の チェックボックスを選択して [OK]](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-19-320.jpg)
![33
エクスポートとSDKの起動(1)
ハードウェアプロジェクトのエクスポート
File → Export → Export Hardware… を選択
Include bitstreamのチェックボックスの
チェックを入れて，[OK]](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-33-320.jpg)
![34
エクスポートとSDKの起動(2)
SDKの起動
File → Launch SDK を選択
そのままで[OK]](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-34-320.jpg)
![38
ARM上のソースコードの記述
#include "xil_printf.h"
int main()
{
Xil_DCacheDisable();
int i, mismatch = 0;
volatile unsigned int src_data[256], dst_data[256];
for(i = 0; i < 256; i++) src_data[i] = i;
unsigned int *baseaddr = (unsigned int*)0x43c00000;
xil_printf("rn");
baseaddr[1] = (unsigned int)src_data;
baseaddr[2] = (unsigned int)dst_data;
baseaddr[0] = 0xFFFFFFFF;
xil_printf("memcpy start, src=/slideshow/synthesijer-zynq-qs20150316/45907753/%08x dest=/slideshow/synthesijer-zynq-qs20150316/45907753/%08xnr", src_data, dst_data);
while(baseaddr[0] != 0) ;
xil_printf("memcpy donenr");
for(i = 0; i < 256; i++){
xil_printf("src_data[%d] = %d, ", i, src_data[i]);
xil_printf("dst_data[%d] = %dnr", i, dst_data[i]);
if(src_data[i] != dst_data[i]) mismatch = 1;
}
(mismatch==0)? xil_printf("memcpy success!nr") :
xil_printf("memcpy failnr");
return 0;
}
Synthesijerで作ったコアへの
パラメタ渡しと制御の開始](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-38-320.jpg)
![43
Javaのコードを記述
import synthesijer.lib.axi.*;
import synthesijer.rt.*;
public class AXIHP_MEMCPY2{
private final AXILiteSlave32RTL s0 = new AXILiteSlave32RTL();
private final AXIMemIface32RTLTest m0 = new AXIMemIface32RTLTest();
private void run(){
int src_addr = s0.data[1];
int dest_addr = s0.data[2];
m0.fetch(src_addr, 256);
m0.flush(dest_addr, 256);
}
@auto
public void main(){
s0.data[0] = 0x00000000;
while(s0.data[0] == 0x00000000) ; // wait for kick from PS
run();
s0.data[0] = 0x00000000; // to notify DONE to PS
}
}
AXHP_MEMCPY2.java を書く(バースト版)
Javaで1ワードずつコピーする
わけではないので高速](https://image.slidesharecdn.com/synthesijerzynqqs20150316-150316154429-conversion-gate01/85/Synthesijer-zynq-qs_20150316-43-320.jpg)
More Related Content
What's hot (20)
Viewers also liked (20)
![[CB16] バイナリロックスターになる：Binary Ninjaによるプログラム解析入門 by Sophia D’Antoine](https://cdn.slidesharecdn.com/ss_thumbnails/cb16dantoineja-161109043345-thumbnail.jpg?width=560&fit=bounds)
Similar to Synthesijer zynq qs_20150316 (20)
More from Takefumi MIYOSHI (20)
Synthesijer zynq qs_20150316
- 1. Zynq + Synthesijer 入門 わさらぼ 三好 健文 2015.3.16
- 2. 2 この資料について ? この資料はZynqとSynthesijerを組み合わせたシステム設計の とっかかりにしてもらことを目的にしています ? ターゲットボードは，ZedboardおよびZyboです ? Linuxでの実行を想定しています． Windowsではコマンドを多少読み違える必要があります． ? Java8が必要です． ? 例題および流れは 杉本様 作の Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls にならっています
- 3. 3 この入門でのゴール PS PL AXI-GP ARM DDR Ctrl. AXI-HP DDR3 AXIHP_MEMCPY (1) (3) (2) (4) DDR3のある領域(src)を別の領域(dst)にコピーする (1) ARM上のソフトウェアである領域にデータを書く (2) PL上のハードウェアの動作をキック (3) ある領域のデータを別の領域にコピー (4) 終わったことをPSに通知
- 4. 4 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 5. 5 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 6. 6 Synthesijer関連リソースの準備 ? Synthesijer用のディレクトリ(例 $HOME/synthesijer)を作成 ? Synthesijer*1のページからjar，lib，applicationsをダウンロード ? lib，applicationsを展開 ? jarにSYNTHESIJERという環境変数をセット ? libの展開ディレクトリにSYNTHESIJER_LIBをセット ? applicationsの展開ディレクトリにSYNTEHSIJER_APPをセット ? 作業用ディレクトリ($HOME/synthesijer/work)を作って移動 作業の概要 *1 https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/
- 7. 7 Synthesijer関連リソースの準備 % mkdir $HOME/synthesijer % cd $HOME/synthesijer % wget https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/ synthesijer-20150315.jar % wget https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/ synthesijer_lib_20150315.zip % wget https://sourceforge.net/projects/synthesijer/files/synthesijer-2.0/ synthesijer-applications_20150315.zip % export SYNTHESIJER=$HOME/synthesijer/synthesijer-20150315.jar % unzip synthesijer_lib_20150315.zip % export SYNTHESIJER_LIB=$HOME/synthesijer/synthesijer_lib_20150315 % unzip synthesijer-applications_20150315.zip % export SYNTHESIJER_APP=$HOME/synthesijer/synthesijer-applications_20150315 % mkdir $HOME/synthesijer/work % cd $HOME/synthesijer/work 作業の例
- 8. 8 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 9. 9 PL上のハードウェアの設計 ? Javaコードを記述 ? SynthesijerでJavaコードをコンパイル ? IPパッケージの作成(必要なソースをディレクトリにコピー) – $SYNTHESIJER_APP/hdl/vhdl/axi_lite_slave_32.vhd – $SYNTHESIJER_LIB/vhdl/dualportram.vhd – $SYNTHESIJER_APP/hdl/vhdl/simple_axi_memiface_32.vhd – synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd – AXIHP_MEMCPY.vhd 作業の概要
- 10. 10 Javaのコードを記述 import synthesijer.lib.axi.*; import synthesijer.rt.*; class AXIHP_MEMCPY{ private final AXILiteSlave32RTL s0 = new AXILiteSlave32RTL(); private final SimpleAXIMemIface32RTLTest m0 = new SimpleAXIMemIface32RTLTest(); private void run(){ int src_addr = s0.data[1]; int dest_addr = s0.data[2]; for(int i = 0; i < 256; i++){ int d = m0.read_data(src_addr + (i<<2)); m0.write_data(dest_addr + (i<<2), d); } } @auto public void main(){ s0.data[0] = 0x00000000; while(s0.data[0] == 0x00000000) ; // wait for kick from PS run(); s0.data[0] = 0x00000000; // to notify DONE to PS } } AXHP_MEMCPY.java を書く
- 11. 11 SynthesijerでJavaコードをコンパイル % java -cp $SYNTHESIJER:$SYNTHESIJER_APP/bin:. synthesijer.Main --ip-exact=AXIHP_MEMCPY AXIHP_MEMCPY.java $SYNTHESIJER_APP/src/synthesijer/lib/axi/AXILiteSlave32RTL.java $SYNTHESIJER_APP/src/synthesijer/lib/axi/SimpleAXIMemIface32RTL.java $SYNTHESIJER_APP/src/synthesijer/lib/axi/SimpleAXIMemIface32RTLTest.java SchdulerBoard init: AXIHP_MEMCPY SchdulerBoard init: synthesijer.lib.axi.SimpleAXIMemIface32RTLTest Compile: AXIHP_MEMCPY Info: enters into >>> … Output VHDL: AXIHP_MEMCPY.vhd Output VHDL: synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd … % ls AXIHP_MEMCPY.vhd AXIHP_MEMCPY.vhd % ls AXIHP_MEMCPY_v1_0/ component.xml src xgui AXIHP_MEMCPYをSynthsijerでコンパイル 作成されたHDLコードを確認 IPパッケージ用のテンプレートディレクトリ コンパイル メッセージ
- 12. 12 IPパッケージの作成 % grep src AXIHP_MEMCPY_v1_0/component.xml <spirit:name>src/axi_lite_slave_32.vhd</spirit:name> <spirit:name>src/dualportram.vhd</spirit:name> <spirit:name>src/synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd</sp... <spirit:name>src/simple_axi_memiface_32.vhd</spirit:name> <spirit:name>src/AXIHP_MEMCPY.vhd</spirit:name> <spirit:name>src/axi_lite_slave_32.vhd</spirit:name> <spirit:name>src/dualportram.vhd</spirit:name> <spirit:name>src/synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd</sp... <spirit:name>src/simple_axi_memiface_32.vhd</spirit:name> <spirit:name>src/AXIHP_MEMCPY.vhd</spirit:name> % % cp $SYNTHESIJER_APP/hdl/vhdl/axi_lite_slave_32.vhd AXIHP_MEMCPY_v1_0/src % cp $SYNTHESIJER_LIB/vhdl/dualportram.vhd AXIHP_MEMCPY_v1_0/src % cp synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd AXIHP_MEMCPY_v1_0/src % cp $SYNTHESIJER_APP/hdl/vhdl/simple_axi_memiface_32.vhd AXIHP_MEMCPY_v1_0/src % cp AXIHP_MEMCPY.vhd AXIHP_MEMCPY_v1_0/src/ % ls AXIHP_MEMCPY_v1_0/src AXIHP_MEMCPY.vhd dualportram.vhd synthesijer_lib_axi_SimpleAXIMemIface32RTLTest.vhd axi_lite_slave_32.vhd simple_axi_memiface_32.vhd 必要なソースコードをIPパッケージ用ディレクトリにコピー 必要な ファイル 必要な ファイルが コピーできた
- 13. 13 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 14. 14 Vivadoでの合成 ? Vivadoのプロジェクト作成 ? Processing System (PS) の追加とパラメタ設定 ? AXIHP_MEMCPYモジュールの追加 ? HDLラッパーの生成と修正 ? 合成 作業の概要
- 15. 15 プロジェクト作成?PSの追加?設定 ? 基本的には Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls の p.58(VIVADO “Projectの作成 1/9”)? p.83(VIVADO “PS入出力ポート生成3/3”)を参照 ただし，次のような手順で設定． ? プロジェクトは$HOME/synthesijer/workの下にproject_1として作成 ? Zedboardの場合: プリセットを最初に読んでUART1以外を削除 ? Zyboの場合: ZYBO_zynq_def.xmlをimortしてUART1以外を削除 ? HP0の幅を32bitに変更(PSの設定5/7 相当) ? 割り込みはなし(PSの設定6/7 相当はスキップ)
- 16. 16 AXIHP_MEMCPYモジュールの追加 ? IPコア参照リポジトリの追加 ? コアのインスタンシエーション ? ポートの処理 ? AXIポートの接続(自動接続に任せる) ? AXIHP_MEMCPYの雑多なポートの処理 ? axi_inter_memconのACLK/ARESETNの処理 ? pheripheral_aresetnを外部に引き出す 作業の概要
- 17. 17 AXIHP_MEMCPYモジュールの追加(1) IPコア参照リポジトリの追加 (1) 設定ダイアログを開く (2) Add Repository...をクリック (3) 作成したAXIHPMEM_CPY_v1_0 を選択 (4) AXIHPMEM_CPY_v1_0が 見えたらOK．[OK]で終了 追加できた!!
- 18. 18 AXIHP_MEMCPYモジュールの追加(2) コアのインスタンシエーション (1) コアの追加ダイアログをクリック (2) AXIHP_MEMCPYを選ぶ(Search:を使うと楽に選択できる) (3) AXIHP_MEMCPYのインスタンスを 追加できた
- 19. 19 AXIHP_MEMCPYモジュールの追加(3.1) ポートの処理(AXIポートの自動接続) (1) Run Connection Automation を 選択 (2) All automation の チェックボックスを選択して [OK]
- 21. 21 AXIHP_MEMCPYモジュールの追加(3.3) ポートの処理(AXIHP_MEMCPYのその他のポートの処理) (1) clkをM_AXI_GPI0_ACLKなどの ワイヤと接続*1 *1 マウスでポートを選択．マウスカーソルが鉛筆状になった状態で接続元から接続先まで ドラッグ&ドロップするとよい resetと.._forbid_..は GUIではなくラーッパーモジュールで代入したいので， 外部ポートとして出力． それぞれ， (1) ポートをクリック (2) Ctrl-T または 右クリックして “Make External” をする．
- 23. 23 AXIHP_MEMCPYモジュールの追加(3.5) ポートの処理(peripheral_aresetnを外部に引き出す) (1) peripheral_aresetnを選択 (2) 右クリックでメニューを開いて， Create Portを選択して生成 (ダイアログはOKでよい) 注: この信号は，本当にFPGAの チップ外に引き出したいわけではなく ラッパーモジュールで扱うために 引き出す．
- 25. 25 HDLラッパーの生成と修正 ? Project SettingでTarget LanguageがVerilogなことを確認 ? VHDLの方が好きな人はVHDLでも良い．この資料ではVerilogで話を進める ? Sourcesタブのdesign_1.bdからラッパーを生成 ? resetとforbid信号の取り扱いを修正 ? ボードデザイン(GUIでの設計)では都合上ポートを作成したがチップ外部に 引き出したいわけではない ? resetには~pheripheral_aresetnを接続 ? .._forbid_.. には 1'b0を与える ? この信号1'b1を与えるとAXIアクセスを強制禁止できる ? 今回は禁止*しない*ので即値で1'b0を指定 作業の概要
- 26. 26 HDLラッパーの生成と修正(1) HDLラッパーの生成 (1) design_1.bdで右クリックして Create HDL Wrapper...を選択 (1.1) (1.2) (1.1) (1.3) (2) Copy generated… の方を選択する (3) HDLラッパー (desgin_1_wrapper.v)が生成される
- 29. 29 HDLラッパーの生成と修正(4) HDLラッパーの修正 変更前 変更後 変更箇所 - Javaで書いたモジュールにperipheral_resetの極性を反転したものを与える - 蹿辞谤产颈诲信号には1&#虫27;产0(蹿辞谤产颈诲しない，常に础齿滨アクセスを有効にするの意)を设定．
- 30. 30 合成 ? Flow NavigatorのGenerate Bitstreamをクリックして合成 ? 途中AXIHP_MEMCPYのclkについて警告がでる ? 今回のケースではOKで続行
- 31. 31 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 32. 32 ARM上のソフトウェア開発のための準備 ? ハードウェアプロジェクトのエクスポートとSDKの起動 ? BSPの生成 ? アプリケーションプロジェクトの生成 ? Cソースファイルの生成 作業の概要
- 33. 33 エクスポートとSDKの起動(1) ハードウェアプロジェクトのエクスポート File → Export → Export Hardware… を選択 Include bitstreamのチェックボックスの チェックを入れて，[OK]
- 34. 34 エクスポートとSDKの起動(2) SDKの起動 File → Launch SDK を選択 そのままで[OK]
- 35. 35 BSPの生成?Cソースファイルの作成 ? Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls の p.117(SDK “Board Support Packageの生成1/4”)? p.127(SDK “Fileの生成3/3”)を参照
- 36. 36 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 37. 37 ARM上のソースコードの記述 ? ソフトウェアの概要は Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls の p.128(SDK HLSコア制御アプリケーション雛形)? p.136(SDK “axihp_memcpyソフトウェア”)を参照 ? レジスタ構成が若干違う ? 最終的なソースコードは次の通り
- 38. 38 ARM上のソースコードの記述 #include "xil_printf.h" int main() { Xil_DCacheDisable(); int i, mismatch = 0; volatile unsigned int src_data[256], dst_data[256]; for(i = 0; i < 256; i++) src_data[i] = i; unsigned int *baseaddr = (unsigned int*)0x43c00000; xil_printf("rn"); baseaddr[1] = (unsigned int)src_data; baseaddr[2] = (unsigned int)dst_data; baseaddr[0] = 0xFFFFFFFF; xil_printf("memcpy start, src=/slideshow/synthesijer-zynq-qs20150316/45907753/%08x dest=/slideshow/synthesijer-zynq-qs20150316/45907753/%08xnr", src_data, dst_data); while(baseaddr[0] != 0) ; xil_printf("memcpy donenr"); for(i = 0; i < 256; i++){ xil_printf("src_data[%d] = %d, ", i, src_data[i]); xil_printf("dst_data[%d] = %dnr", i, dst_data[i]); if(src_data[i] != dst_data[i]) mismatch = 1; } (mismatch==0)? xil_printf("memcpy success!nr") : xil_printf("memcpy failnr"); return 0; } Synthesijerで作ったコアへの パラメタ渡しと制御の開始
- 39. 39 作業の手順 ? Synthesijer関連 リソースの準備 ? PL上のハードウェアの設計(Javaコードの記述とコンパイル) ? Vivadoでの合成 ? ARM上のソフトウェア開発のための準備 ? ARM上のソフトウェアの記述 ? ソフトウェアのコンパイルと実行
- 40. 40 ソフトウェアのコンパイルと実行 ? ソフトウェアのコンパイルと実行の概要は Zynq + Vivado HLS入門 慶應義塾大学 天野研究室 杉本 成 http://www.slideshare.net/narusugimoto/zynq-vivado-hls の p.137(SDK ”ソフトウェアのコンパイル”1/2)? p.145(SDK “実行結果”)を参照 ? bitstreamのパスはデフォルトで選択されるものを使用 ? cuがなければscreenでもOK． ? Zedboardなら: screen /dev/ttyACM0 115200 ? Zyboなら: screen /dev/ttyUSB1 115200
- 41. 41 結果を確認
- 42. 42 今回のデザインへのエクスキューズ ? SimpleAXIMemIface32RTLTestは32bitのアクセスのた びに毎回AXIイベントを発行しています．より高速な転送 のためには，バースト転送をする必要があるでしょう(次頁 参照)． ? 割り込みについてについては，特に考えられていませ ん．うまく扱えるようにしたいものです． ? BDに対する，CLK, RESETでのCritical Warningは気持ち が悪いのでなんとかしないといけません．
- 43. 43 Javaのコードを記述 import synthesijer.lib.axi.*; import synthesijer.rt.*; public class AXIHP_MEMCPY2{ private final AXILiteSlave32RTL s0 = new AXILiteSlave32RTL(); private final AXIMemIface32RTLTest m0 = new AXIMemIface32RTLTest(); private void run(){ int src_addr = s0.data[1]; int dest_addr = s0.data[2]; m0.fetch(src_addr, 256); m0.flush(dest_addr, 256); } @auto public void main(){ s0.data[0] = 0x00000000; while(s0.data[0] == 0x00000000) ; // wait for kick from PS run(); s0.data[0] = 0x00000000; // to notify DONE to PS } } AXHP_MEMCPY2.java を書く(バースト版) Javaで1ワードずつコピーする わけではないので高速