![4
ABMのデバイスモデリング
[事例]デジタル素子
Copyright (C) Siam Bee Technologies
2016
AND2_ABM
IN+
IN-
OUT+
OUT-
E1
IF(V(1)>1.08 & V(2)>1.08, {VOH}, {VOL})
EVALUE
R1
10
C1
10p
000
3
1
2
PARAMETERS:
VOL = 0VOH = 2.5
IN+
IN-
OUT+
OUT-
E2
IF(V(1)>1.08, {VOL}, {VOH})
EVALUE
R2
10
C2
10p
000
1 2
PARAMETERS:
VOL = 0VOH = 2.5
V1
TD = {1/FREQ}
TF = 1n
PW = {D/FREQ}
PER = {1/FREQ}
V1 = 0
TR = 1n
V2 = 1.709
0
{tdly /1k}
0
Rdly 2
1k
N3
0
Cdly 2
{tdly /1k}
N1
VOL = 0
U2
AN
N2
U5
INV_ABM
VOH = 1.709
VOL = 0
INV_ABM
端子1 端子2 端子3
H H H
L H L
H L L
L L L
端子1 端子2
H L
L H](https://image.slidesharecdn.com/ltspiceovp18mar2016-160322054613/85/LTspice-OVP-4-320.jpg)
![5
1.PWM ICのデバイスモデリング
4INPUT NOR GATE
RSQB Flip Flop
SRQ Flip Flop
2INPUT COMPARATOR
OVP
Oscillator
REFERENCE
Delay
UVLO
Start Up
3INPUT COMPARATOR
2INPUT OR GATE
Output Drive
HYSTERESIS COMPARATOR
Current Mode PWM Control
Low Operating Current Max: 4m[A]
UVLO:12[V]/8[V]
Soft Start Function
Over Voltage Protection 19[V]
Copyright (C) Siam Bee Technologies
2016](https://image.slidesharecdn.com/ltspiceovp18mar2016-160322054613/85/LTspice-OVP-5-320.jpg)
More Related Content
What's hot (20)
Viewers also liked (8)
Similar to 尝罢蝉辫颈肠别を活用した翱痴笔の等価回路モデリング (19)
More from Tsuyoshi Horigome (20)
![2-STAGE COCKCROFT-WALTON [SCHEMATIC] using LTspice](https://cdn.slidesharecdn.com/ss_thumbnails/2-stagecockcroft-waltonschematic-240229125954-16f0dbbb-thumbnail.jpg?width=560&fit=bounds)
尝罢蝉辫颈肠别を活用した翱痴笔の等価回路モデリング
- 1. 尝罢蝉辫颈肠别を活用した翱痴笔の等価回路モデリング Copyright (C) Siam Bee Technologies 2016 1 1.PWM ICのデバイスモデリング 1.1 Start Up 1.2 UVLO 1.3 OVP 1.4 REFERENCE 1.5 Oscillator 1.6 RSQB Flip Flop 1.7 SRQ Flip Flop 1.8 HYSTERESIS COMPARATOR 1.9 Output Drive 1.10 Delay 1.11 2INPUT COMPARATOR 1.12 2INPUT OR GATE 1.13 3INPUT COMPARATOR 1.14 4INPUT NOR GATE PWM ICのデバイスモデリング 2016年3月17日 ビー?テクノロジー http://www.beetech.info/ PWM ICのデバイスモデリング
- 2. 2 Copyright (C) Siam Bee Technologies 2016 ICのABMモデリング 基本構成ブロックのモデリング フライバックコンバータのシミュレーション フライバックコンバータのシミュレーション
- 3. 3 ICのデバイスモデリング Copyright (C) Siam Bee Technologies 2016 ICの事例(モータ?ドライバ?IC)：ブロック図+機能スペックから等価回路モデリング
- 4. 4 ABMのデバイスモデリング [事例]デジタル素子 Copyright (C) Siam Bee Technologies 2016 AND2_ABM IN+ IN- OUT+ OUT- E1 IF(V(1)>1.08 & V(2)>1.08, {VOH}, {VOL}) EVALUE R1 10 C1 10p 000 3 1 2 PARAMETERS: VOL = 0VOH = 2.5 IN+ IN- OUT+ OUT- E2 IF(V(1)>1.08, {VOL}, {VOH}) EVALUE R2 10 C2 10p 000 1 2 PARAMETERS: VOL = 0VOH = 2.5 V1 TD = {1/FREQ} TF = 1n PW = {D/FREQ} PER = {1/FREQ} V1 = 0 TR = 1n V2 = 1.709 0 {tdly /1k} 0 Rdly 2 1k N3 0 Cdly 2 {tdly /1k} N1 VOL = 0 U2 AN N2 U5 INV_ABM VOH = 1.709 VOL = 0 INV_ABM 端子1 端子2 端子3 H H H L H L H L L L L L 端子1 端子2 H L L H
- 5. 5 1.PWM ICのデバイスモデリング 4INPUT NOR GATE RSQB Flip Flop SRQ Flip Flop 2INPUT COMPARATOR OVP Oscillator REFERENCE Delay UVLO Start Up 3INPUT COMPARATOR 2INPUT OR GATE Output Drive HYSTERESIS COMPARATOR Current Mode PWM Control Low Operating Current Max: 4m[A] UVLO:12[V]/8[V] Soft Start Function Over Voltage Protection 19[V] Copyright (C) Siam Bee Technologies 2016
- 6. IN+ IN- OUT+ OUT- E1 if (V(OVP_INPUT_P,OVP_INPUT_M)>0.01,5,0) EVALUE R1 10 R2 100MEG R3 100MEG C1 10p V1 19Vdc V2 TD = 0 TF = 10u PW = 10n PER = 20.01u V1 = 0 TR = 10u V2 = 25 OVP_INPUT_M OVP_INPUT_P OVP_OUTPUT 0 0 0 0 0 0 OVP V V V VOUT端子電圧を監視し、OVP電圧に達すると発振を停止する 回路です。 等価回路図 1.PWM ICのデバイスモデリング 1.3 OVP(Over Voltage Protection) 6 Copyright (C) Siam Bee Technologies 2016
- 7. *$ * PART NUMBER: OVP * COMPONENTS: OVP * MANUFACTURER: Bee Technologies * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014 .SUBCKT OVP OVP_INPUT_P OVP_INPUT_M OVP_OUTPUT E_E1 N01318 0 VALUE { if(V(OVP_INPUT_P,OVP_INPUT_M)>0.01,5,0) } R_R1 N01318 OVP_OUTPUT 10 R_R2 0 OVP_INPUT_P 100MEG R_R3 0 OVP_INPUT_M 100MEG .ENDS OVP *$ シンボル図 ネットリスト 1.PWM ICのデバイスモデリング 1.3 OVP(Over Voltage Protection) 7 Copyright (C) Siam Bee Technologies 2016
- 8. 評価回路図 1.PWM ICのデバイスモデリング 1.3 OVP(Over Voltage Protection) 8 Copyright (C) Siam Bee Technologies 2016
- 9. Input Output シミュレーション結果 1.PWM ICのデバイスモデリング 1.3 OVP(Over Voltage Protection) 9 Copyright (C) Siam Bee Technologies 2016